數(shù)字秒表.doc

電子技術課程設計 -數(shù)字秒表 學院 電子信息工程學院 專業(yè)、班級 自動化051501班 姓名 臧月震 學號 200515040129 指導老師 閆曉梅 2008年1月 數(shù)字秒表設計設計任務與要求： 設計一個數(shù)字秒表，要求它就有手控計秒，停擺和清零功能?？傮w方框圖：時鐘信號發(fā)生器開關控制器計數(shù)、譯碼器數(shù)字顯示設計方案174LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC74LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC74LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC&6 2 5 174 8 555 接譯碼顯示器+5VK2K1QQuiCP510PRP1KABDF1.5K+5VC4700P470RuO+5V100K100K0.10.01RW123451#2#3#3“1”圖3.2.1為電子秒表的邏輯圖。按功能分成4個單元電路進行分析。 圖3.2.11.基本RS觸發(fā)器圖3.2.1中單元I為集成與非門構成的基本RS觸發(fā)器。屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位的功能。它的一路輸出Q作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出Q作為與非門5的輸入控制信號。K2、K1接電平開關，不工作時置1。當K2置0、K1置1，則門1輸出Q=1，門2輸出Q=0，K2再置1、K1置1，Q、Q狀態(tài)不變，K2仍置1、K1置0，則Q由0變?yōu)?，門5開啟，為計數(shù)器啟動作好準備，Q由1變0，送出負脈沖，啟動單穩(wěn)態(tài)觸發(fā)器工作。K1置0秒表清零并開始計時，K2置0秒表停止計時?；綬S觸發(fā)器在電子秒表中的職能是啟動和停止秒表工作。2.單穩(wěn)態(tài)觸發(fā)器圖3.2.1中單元為集成與非門構成的微分型單穩(wěn)態(tài)觸發(fā)器，圖3.2.2為各點波形圖。單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負脈沖信號ui由基本RS觸發(fā)器Q端提供，輸出負脈沖u通過非門加到計數(shù)器的清除端R。靜態(tài)時，門4應處于截止狀態(tài)（輸出為高電平），故電阻R必須小于門的關門電阻Roff。定時元件RC取值不同，輸出脈沖寬度也不同。當觸發(fā)脈沖寬度小于輸出脈沖寬度時，可以省去輸入微分電路的RP和CP。單穩(wěn)態(tài)觸發(fā)器在電子秒表中的職能是為計數(shù)器提供清零信號。當其輸出為低電平時，使各計數(shù)芯片（3片74LS90）的R的輸入為高電平（經過了反相器），完成計數(shù)器的復位，由于采用單穩(wěn)態(tài)觸發(fā)電路，R端的高電平維持時間即為暫態(tài)維持時間，暫態(tài)結束后便進入正常計時狀態(tài)。ttui0tuA0uD0tuo0圖3.2.23.時鐘發(fā)生器圖3.2.1中單元為555定時器構成的多諧振蕩器，是一種性能較好的時鐘源。調節(jié)電位器RW，使在輸出端3獲得頻率為50HZ的矩形波形信號，當基本RS觸發(fā)器Q1時，門5開啟，此時50HZ脈沖信號通過門5作為計數(shù)脈沖加于計數(shù)器1#的計數(shù)輸入端CP0。4.計數(shù)及譯碼顯示圖3.2.1中單元IV為二五十進制加法計數(shù)器74LS90構成電子秒表的計數(shù)單元。其中計數(shù)器74LS90 1#片接成五進制形式，對頻率為50HZ的時鐘脈沖進行五分頻，在輸出端Q3取得周期為0.1S的矩形脈沖，作為計數(shù)器74LS90 2#片的時鐘輸入。計數(shù)器74LS90 2#片及計數(shù)器74LS90 3#片接成8421碼十進制形成，其輸出端與數(shù)字電路實驗箱中譯碼顯示部分的相應輸入端連接，可顯示0.19.9S計時。集成異步計數(shù)器74LS90是異步二一五一十進制加法計數(shù)器，它既可以作二進制加法計數(shù)器，又可以作五進制和十進制加法計數(shù)器。其功能表如表3.2.1所示，引腳排列見附錄。表3.2.1輸 入輸 出清 零R0A R0B置 9S9A S9B時 鐘CPQ3 Q2 Q1 Q01 11 10 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 加 計 數(shù)加 計 數(shù)加 計 數(shù)加 計 數(shù)通過不同的連接方式，74LS90可以實現(xiàn)4種不同的邏輯功能，而且還可借助R0A、R0B對計數(shù)器清零，借助S9A、S9B將計數(shù)器置9。其具體功能詳述如下：（1）計數(shù)脈沖從CP0輸入，Q0作為輸出端，為二進制計數(shù)器。（2）計數(shù)脈沖從CP1輸入，Q3Q2Q1作為輸出端，為異步五進制加法計數(shù)器。（3）若將CP1和Q0相連，計數(shù)脈沖由CP0輸入， Q3Q2Q1Q0作為輸出端，則構成異步8421碼十進制加法計數(shù)器。（4）若將CP0與Q3相連，計數(shù)脈沖CP1輸入，Q0Q3Q2Q1 作為輸出端，則構成異步5421碼十進制加法計數(shù)器。（5）清零、置9功能。異步清零：當R0A、R0B均為“1”；S9A、S9B中有“0”時，實現(xiàn)異步清零功能。置9功能：當S9A、S9B均為“1”；R0A、R0B中有“0時”，實現(xiàn)置9功能。仿真電路圖：設計方案2選用器件：74LS04，74LS00，74LS160,74LS08,555定時器。174LS04所用芯片74LS04是一個有六個反相器的芯片，其邏輯框圖如下圖所示：邏輯符號圖： 邏輯功能表如下圖： 邏輯函數(shù)式Y= A274LS00，其邏輯框圖如下圖所示： 邏輯符號圖： 邏輯功能表如下圖： 邏輯函數(shù)式Y=AB3555定時器是一種中規(guī)模集成電路，只要在外部配上適當阻容元件，就可以方便地構成脈沖產生和整形電路。555集成定時器由五個部分組成：1、 基本RS觸發(fā)器：由兩個“與非”門組成2、 比較器：C1、C2是兩個電壓比較器3、 分壓器：阻值均為5千歐的電阻串聯(lián)起來構成分壓器，為比較器C1和C2提供參考電壓。4、 晶體管開卷和輸出緩沖器：晶體管VT構成開關，其狀態(tài)受端控制。輸出緩沖器就是接在輸出端的反相器G3，其作用是提高定時器的帶負載能力和隔離負載對定時器的影響。其邏輯框圖如下： 邏輯符號如下： 邏輯功能表如下圖：表10.11.1 555定時器功能表輸 入輸 出閾值輸入(vI1)觸發(fā)輸入(vI2)復位()輸出()放電管T00導通 11截止10導通1不變不變邏輯功能描述如下：555定時器的主要功能取決于比較器，比較器的輸出控制RS觸發(fā)器和放電管T的狀態(tài)。圖中RD為復位輸入端，當RD為低電平時，不管其他輸入端的狀態(tài)如何，輸出v0為低電平。因此在正常工作時，應將其接高電平。由圖可知，當5腳懸空時，比較器C1和C2比較電壓分別為2/3VCC和1/3VCC。當vI12/3VCC，vI21/3VCC時，比較器C1輸出低電平，比較器C2輸出高電平，基本RS觸發(fā)器被置0,放電三極管T導通，輸出端vO為低電平。 當vI12/3VCC，vI21/3VCC時，比較器C1輸出高電平，比較器C2輸出低電平，基本RS觸發(fā)器被置1,放電三極管T截止，輸出端vO為高電平。當vI11/3VCC時，基本RS觸發(fā)器R =1、S =1,觸發(fā)器狀態(tài)不變，電路亦保持原狀態(tài)不變。綜合上述分析，可得555定時器功能表如表10.11.1所示。如果在電壓控制端（5腳）施加一個外加電壓（其值在0-VCC之間），比較器的參考電壓將發(fā)生變化，電路相應的閾值、觸發(fā)電平也將隨之變化，進而影響電路的工作狀態(tài)。圖三為國產雙極型定時器CB555內部電路結構原理圖。它是由比較器C1和C2，基本RS觸發(fā)器和集電極開路的放電三極管TD三部分組成。 其中VH是比較器C1的輸入端，v12是比較器C2的輸入端。C1和C2的參考電壓VR1和VR2由VCC經三個五千歐電阻分壓給出。在控制電壓輸入端VCO懸空時，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定電壓，則VR1=VCO,VR2=1/2VCO. RD是置零輸入端。只要在RD端加上低電平，輸出端v0便立即被置成低電平，不受其他輸入端狀態(tài)的影響。正常工作時必須使RD處于高電平。圖中的數(shù)碼18為器件引腳的編號。474LS160為十進制同步加法計數(shù)器 邏輯框圖如圖： 邏輯符號如圖： 邏輯功能表如下：CPEP ET工作狀態(tài)0 置零10 預置數(shù)110 1保持11 0保持（但C=0）111 1計數(shù)邏輯功能描述如下：由邏輯圖與功能表知，在CT74LS160中LD為預置數(shù)控制端，D0-D3為數(shù)據輸入端，C為進位輸出端，RD為異步置零端，Q0-Q3位數(shù)據輸出端，EP和ET為工作狀態(tài)控制端。當RC=0時所有觸發(fā)器將同時被置零，而且置零操作不受其他輸入端狀態(tài)的影響。當RC=1、LD=0時，電路工作在預置數(shù)狀態(tài)。這時門G16-G19的輸出始終是1，所以FF0-FF1輸入端J、K的狀態(tài)由D0-D3的狀態(tài)決定。當RC=LD=1而EP=0、ET=1時，由于這時門G16-G19的輸出均為0，亦即FF0-FF3均處在J=K=0的狀態(tài)，所以CP信號到達時它們保持原來的狀態(tài)不變。同時C的狀態(tài)也得到保持。如果ET=0、則EP不論為何狀態(tài)，計數(shù)器的狀態(tài)也保持不變，但這時進位輸出C等于0。當RC=LD=EP=ET=1時，電路工作在計數(shù)狀態(tài)。從電路的0000狀態(tài)開始連續(xù)輸入16個計數(shù)脈沖時，電路將從1111的狀態(tài)返回0000的狀態(tài)，C端從高電平跳變至低電平。利用C端輸出的高電平或下降沿作為進位輸出信號。其內部原理圖如下圖所示：5.74LS08最簡單的與門可以用二極管和電阻組成。74LS08是四組二輸入端的與門。 其邏輯框圖如下圖： 其邏輯輯符號如下圖：74LS081234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND 能表如下：1001001001001111111111111A1B1Y2A2B2Y3A3B3Y4A4B4Y0000000000000100100100106.LED LED是發(fā)光二極管Light Emitting Diode的英文縮寫。LED顯示屏是由發(fā)光二極管排列組成的一顯示器件。它采用低電壓掃描驅動，具有：耗電少、使用壽命長、成本低、亮度高、故障少、視角大、可視距離遠、規(guī)格品種全等特點。目前LED顯示屏作為新一代的信息傳播媒體，已經成為城市信息現(xiàn)代化建設的標志。管腳分別接輸出段的、 電路仿真：功能模塊：計數(shù)，顯示部分： 用三個74LS160芯片構成循環(huán)、進位計數(shù)器，用三個LED顯示屏顯示計數(shù)。信號發(fā)生部分： 該部分有555計時器構成多諧振蕩器，為計數(shù)、譯碼器提供時鐘源。開關控制：控制開關：J1和J2進行對時鐘信號發(fā)生器和計數(shù)、譯碼器進行控制用來實現(xiàn)秒表的計時、停擺和清零.總電路