《計(jì)算機(jī)組成原理》電子課件第5章 輸入輸出設(shè)備與輸入輸出

1、計(jì)算機(jī)組成原理電子課件 第5章輸入輸出設(shè)備與 輸入輸出系統(tǒng) 重慶電大網(wǎng)址： Http:/,輸入設(shè)備,輸出設(shè)備,入出接口和總線(xiàn),外存設(shè)備,主存儲(chǔ)器,高速緩存,控 制 器,運(yùn) 算 器,第4章,第5章,第3章,第2章,計(jì)算機(jī)硬件系統(tǒng),第五章內(nèi)容輔導(dǎo) 第五兩章的教學(xué)內(nèi)容占全部 教學(xué)內(nèi)容的 20% 。 涉及概念性的知識(shí)比較多， 原理性的內(nèi)容一般理解即可； 實(shí)用性的知識(shí)較多，有些線(xiàn) 路或設(shè)備組成實(shí)例，勿背。,第五章內(nèi)容概要 直控 中斷 DMA， 總線(xiàn) 接口 與設(shè)備 主總 局部 慢擴(kuò)展，周期 方式 等待催 識(shí)別 緩沖 和狀態(tài)，控制 中斷 等相隨 一般組成 和 原理，顯示 鍵盤(pán) 打印機(jī),第 五 章,輸入 /

2、輸出系統(tǒng) 和 輸入 / 輸出設(shè)備 1. 輸入 / 輸出設(shè)備概述 2. 常用 輸入設(shè)備組成與運(yùn)行原理 : 終端 鍵盤(pán) 鼠標(biāo) 3. 常用 輸出設(shè)備組成與運(yùn)行原理 : 終端 顯示器 打印機(jī)（針式 噴墨式 激光）,4. 輸入 / 輸出系統(tǒng)概述 5. 計(jì)算機(jī)的總線(xiàn)：總線(xiàn)構(gòu)成 總線(xiàn)周期 運(yùn)行方式 等待狀態(tài) 6. 接口電路：接口電路的功能、 一般組成，串行口實(shí)例 7. 常用的輸入/輸出方式 8. 中斷 和 DMA的 處理過(guò)程,輸入/輸出子系統(tǒng),總線(xiàn)： 連接計(jì)算機(jī)各功能部件的 邏輯電路和連線(xiàn)，包括管理 信息傳輸規(guī)則的電路被稱(chēng)為 總線(xiàn)。,幾個(gè)概念及術(shù)語(yǔ),三種總線(xiàn)： 數(shù)據(jù)總線(xiàn)：傳輸數(shù)據(jù)，速度與位數(shù) 地址總線(xiàn)：傳輸

3、地址，位數(shù) 控制總線(xiàn)：指明總線(xiàn)周期的類(lèi)型和 一次入/出操作完成的時(shí)刻等信息,幾個(gè)概念及術(shù)語(yǔ),總線(xiàn)周期的類(lèi)型: 內(nèi)存讀 內(nèi)存寫(xiě) 外設(shè)讀 外設(shè)寫(xiě) 中斷 和 DMA,幾個(gè)概念及術(shù)語(yǔ),總線(xiàn)周期：正 常 總 線(xiàn) 周 期： 一次地址時(shí)間和 一次數(shù)據(jù)時(shí)間 BURST總線(xiàn)周期： 一次地址時(shí)間和多次數(shù)據(jù)時(shí)間,總線(xiàn)的等待狀態(tài)： 增加的數(shù)據(jù)時(shí)間被稱(chēng)為總線(xiàn)的等待狀態(tài)。 影響系統(tǒng)的運(yùn)行效率。,單總線(xiàn)和多總線(xiàn)結(jié)構(gòu),早期的計(jì)算機(jī)，如 DEC 公司的 PDP-11 只使用一組總線(xiàn)，包括數(shù)據(jù)總線(xiàn)， 地址總線(xiàn)，控制總線(xiàn)。 其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，成本低廉， 缺點(diǎn)是運(yùn)行效率低。,CPU,主存,輸入 設(shè)備,輸出 設(shè)備,總線(xiàn),多( 2 或

4、3 )總線(xiàn)結(jié)構(gòu),當(dāng)前計(jì)算機(jī)通常采用多總線(xiàn)結(jié)構(gòu),CPU,主存,擴(kuò)展總線(xiàn) 控制線(xiàn)路,I/O設(shè)備1,I/O設(shè)備2,處理機(jī)總線(xiàn),32MHz,4B8B,ISA / EISA,8.33MHz 1 , 2 , 4 B,二總線(xiàn)結(jié)構(gòu),. . . . .,多( 2 或 3 )總線(xiàn)結(jié)構(gòu),-,CPU,主存,PCI橋,I/O設(shè)備1,I/O設(shè)備2,處理機(jī)總線(xiàn),66MHz,4B8B,ISA / EISA,8.33MHz 1 , 2 , 4 B,三總線(xiàn)結(jié)構(gòu),. . . . .,PCI BUS,33MHz 4B,擴(kuò)展總線(xiàn) 控制線(xiàn)路,I/O設(shè)備3,I/O設(shè)備4,接快速設(shè)備,接慢速設(shè)備,通用可編程接口電路,通 用 : 能有多種用法

5、與入/出功能 可編程: 能通過(guò)指令指定接口的功能 和運(yùn)行控制參數(shù)等,通用可編程接口電路,接口內(nèi)的組成部分: 設(shè)備識(shí)別線(xiàn)路 數(shù)據(jù)緩沖寄存器（輸入/輸出） 控制寄存器 狀態(tài)寄存器,通用可編程接口電路,中斷電路 (中斷觸發(fā)器,中斷屏蔽觸發(fā)器 等) 電平轉(zhuǎn)換及串行/并行轉(zhuǎn)換電路等,常用的輸入/輸出方式,程序直接控制方式(狀態(tài)循環(huán) 查詢(xún)) 簡(jiǎn)單，CPU效率低，CPU、外 設(shè)串行 程序中斷傳送方式 CPU利用效率略高，CPU、外 設(shè)并行,常用的輸入/輸出方式,直接內(nèi)存訪(fǎng)問(wèn)方式 (DMA) 外設(shè)直接訪(fǎng)問(wèn)內(nèi)存， CPU利 用率更高 I / O 通道控制方式 外圍處理機(jī)方式,有關(guān)中斷的概念與術(shù)語(yǔ),中斷源及分類(lèi):

6、 內(nèi)/外中斷 軟件中斷 中斷優(yōu)先級(jí) 中斷請(qǐng)求 中斷響應(yīng) 禁止(開(kāi)/關(guān))中斷 中斷屏蔽 中斷嵌套,有關(guān)中斷的概念與術(shù)語(yǔ),中段處理過(guò)程: 關(guān)中斷 保存斷點(diǎn)和現(xiàn)場(chǎng) 判中斷源并轉(zhuǎn)入中斷服務(wù)程序 開(kāi)中斷 執(zhí)行中斷服務(wù)程序 關(guān)中斷 恢復(fù)現(xiàn)場(chǎng)和斷點(diǎn) 開(kāi)中斷 返回?cái)帱c(diǎn),DMA 的概念與處理,DMA 是在高速外設(shè)和 主存儲(chǔ)器之間自動(dòng)成批 傳送信息、以盡量減少 CPU 干預(yù)的入/出方式.,DMA 卡上應(yīng)包括 通用接口卡的全部組成部分, 并多出如下內(nèi)容: 主存地址寄存器，傳送字?jǐn)?shù)計(jì)數(shù)器 DMA 控制邏輯 : DMA 請(qǐng)求 DMA響應(yīng) DMA工作方式 DMA優(yōu)先級(jí)及排隊(duì)邏輯 等,一次完整的 DMA 傳送過(guò)程,DMA

7、預(yù)處理 CPU 向 DMA 送命令, 如 DMA 方式， 主存地址，傳送的字?jǐn)?shù)等， 之后 CPU 執(zhí)行原來(lái)的程序,DMA 控制在 I/O 設(shè)備與主 存間交換數(shù)據(jù) 準(zhǔn)備一個(gè)數(shù)據(jù), 向CPU發(fā) DMA請(qǐng)求,取得總線(xiàn)控制權(quán)， 進(jìn)行數(shù)據(jù)傳送，修改卡上 主存地址，,修改字?jǐn)?shù)計(jì)數(shù)器內(nèi)且 檢查其值是否為零, 不為零則繼續(xù)傳送， 若已為零，則向 CPU 發(fā)中斷請(qǐng)求.,第五章作業(yè) 第五章習(xí)題中的 第2題， 第 4題，第 9題， 第14題，第15題，第19題 第27題，第29題。 （8個(gè)作業(yè)題均必做）,附：使用串行接口的教學(xué)實(shí)驗(yàn) (1) 教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹 教學(xué)計(jì)算機(jī)上有串行接口， 8位并行與主機(jī)交換信息， 串行地和PC仿真終端通信， 用IN、OUT指令完成入出， 采用狀態(tài)查詢(xún)方式工作。,（2）教學(xué)實(shí)驗(yàn)內(nèi)容 在教學(xué)計(jì)算機(jī)已有監(jiān)控程序， 串行口能正常運(yùn)行，串行口的 端口地址:00(數(shù)據(jù)),01(狀態(tài))， 參照教材上已有的I/