數(shù)字電路期末總復(fù)習(xí)知識點(diǎn)歸納詳細(xì)

1、第1章數(shù)字邏輯概論一、進(jìn)位計數(shù)制1.十進(jìn)制與二進(jìn)制數(shù)的轉(zhuǎn)換2.二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換3.二進(jìn)制數(shù)與16進(jìn)制數(shù)的轉(zhuǎn)換二、基本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法，歸納起來有：真值表，函數(shù)表達(dá)式，卡諾圖，邏輯圖及波形圖等幾種。 一、邏輯代數(shù)的基本公式和常用公式1）常量與變量的關(guān)系+0與+11與1與02）與普通代數(shù)相運(yùn)算規(guī)律a.交換律：+b.結(jié)合律：（+）+（+）c.分配律： ）3）邏輯函數(shù)的特殊規(guī)律a.同一律：+b.摩根定律：，b.關(guān)于否定的性質(zhì)二、邏輯函數(shù)的基本規(guī)則代入規(guī)則在任何一個邏輯等式中，如果將等式兩邊同時出現(xiàn)某一變量的地方，都用一個函數(shù)表示，則等式仍然成立，這個規(guī)則稱為代入規(guī)則例

2、如：可令則上式變成三、邏輯函數(shù)的：公式化簡法公式化簡法就是利用邏輯函數(shù)的基本公式和常用公式化簡邏輯函數(shù)，通常，我們將邏輯函數(shù)化簡為最簡的與或表達(dá)式1）合并項(xiàng)法：利用+或, 將二項(xiàng)合并為一項(xiàng)，合并時可消去一個變量例如：2）吸收法利用公式，消去多余的積項(xiàng)，根據(jù)代入規(guī)則可以是任何一個復(fù)雜的邏輯式例如化簡函數(shù)解：先用摩根定理展開：再用吸收法3）消去法利用 消去多余的因子例如，化簡函數(shù) 解：= 4)配項(xiàng)法利用公式將某一項(xiàng)乘以（），即乘以1，然后將其折成幾項(xiàng)，再與其它項(xiàng)合并。 例如：化簡函數(shù)解：2.應(yīng)用舉例將下列函數(shù)化簡成最簡的與或表達(dá)式1）2) L=3) L=解：1） = = = = =2) L= =

3、= = =3) L=四、邏輯函數(shù)的化簡卡諾圖化簡法：卡諾圖是由真值表轉(zhuǎn)換而來的，在變量卡諾圖中，變量的取值順序是按循環(huán)碼進(jìn)行排列的，在與或表達(dá)式的基礎(chǔ)上，畫卡諾圖的步驟是：1.畫出給定邏輯函數(shù)的卡諾圖，若給定函數(shù)有個變量，表示卡諾圖矩形小方塊有個。 2.在圖中標(biāo)出給定邏輯函數(shù)所包含的全部最小項(xiàng)，并在最小項(xiàng)內(nèi)填1，剩余小方塊填0.用卡諾圖化簡邏輯函數(shù)的基本步驟：1.畫出給定邏輯函數(shù)的卡諾圖2.合并邏輯函數(shù)的最小項(xiàng)3.選擇乘積項(xiàng)，寫出最簡與或表達(dá)式選擇乘積項(xiàng)的原則：它們在卡諾圖的位置必須包括函數(shù)的所有最小項(xiàng)選擇的乘積項(xiàng)總數(shù)應(yīng)該最少每個乘積項(xiàng)所包含的因子也應(yīng)該是最少的例1.用卡諾圖化簡函數(shù)解：1.畫

4、出給定的卡諾圖2.選擇乘積項(xiàng)：例2.用卡諾圖化簡 解：1.畫出給定4變量函數(shù)的卡諾圖2.選擇乘積項(xiàng)設(shè)到最簡與或表達(dá)式例3.用卡諾圖化簡邏輯函數(shù)解：1.畫出4變量卡諾圖2.選擇乘積項(xiàng)，設(shè)到最簡與或表達(dá)式第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的基礎(chǔ)，本章著重理解TTL和CMOS兩類集成電路的外部特性：輸出與輸入的邏輯關(guān)系，電壓傳輸特性。 1. TTL與CMOS的電壓傳輸特性開門電平保證輸出為額定低電平時所允許的最小輸入高電平值在標(biāo)準(zhǔn)輸入邏輯時，1.8關(guān)門保證輸出額定高電平90%的情況下，允許的最大輸入低電平值，在標(biāo)準(zhǔn)輸入邏輯時，0.8為邏輯0的輸入電壓典型值0.3為邏輯的輸入電壓典型值3.0

5、為邏輯的輸出電壓典型值3.5為邏輯0的輸出電壓典型值0.3對于TTL：這些臨界值為，, 低電平噪聲容限： 高電平噪聲容限：例：7400的它的高電平噪聲容限31.81.2它的低電平噪聲容限0.80.30.52.TTL與COMS關(guān)于邏輯0和邏輯1的接法7400為CMOS與非門采用+5電源供電，輸入端在下面四種接法下都屬于邏輯0輸入端接地輸入端低于1.5的電源輸入端接同類與非門的輸出電壓低于0.1輸入端接10電阻到地74LS00為TTL與非門，采用+5電源供電，采用下列4種接法都屬于邏輯1輸入端懸空輸入端接高于2電壓輸入端接同類與非門的輸出高電平3.6輸入端接10電阻到地第4章組合邏輯電路一、組合邏

6、輯電路的設(shè)計方法根據(jù)實(shí)際需要，設(shè)計組合邏輯電路基本步驟如下：1.邏輯抽象分析設(shè)計要求，確定輸入、輸出信號及其因果關(guān)系設(shè)定變量，即用英文字母表示輸入、輸出信號狀態(tài)賦值，即用0和1表示信號的相關(guān)狀態(tài)列真值表，根據(jù)因果關(guān)系，將變量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉，變量的取值順序按二進(jìn)制數(shù)遞增排列。 2.化簡輸入變量少時，用卡諾圖輸入變量多時，用公式法3.寫出邏輯表達(dá)式，畫出邏輯圖變換最簡與或表達(dá)式，得到所需的最簡式根據(jù)最簡式，畫出邏輯圖例，設(shè)計一個8421BCD檢碼電路，要求當(dāng)輸入量ABCD7時，電路輸出為高電平，試用最少的與非門實(shí)現(xiàn)該電路。 解：1.邏輯抽象分由題意，輸入信號是四位842

7、1碼為十進(jìn)制，輸出為高、低電平；設(shè)輸入變量為DCBA，輸出變量為；狀態(tài)賦值及列真值表由題意，輸入變量的狀態(tài)賦值及真值表如下表所示。 2.化簡由于變量個數(shù)較少，幫用卡諾圖化簡 3.寫出表達(dá)式經(jīng)化簡，得到4.畫出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù)74LS151的邏輯圖如右圖圖中，為輸入使能端，低電平有效為地址輸入端，為數(shù)據(jù)選擇輸入端，、互非的輸出端，其菜單如下表。 =其中為的最小項(xiàng)為數(shù)據(jù)輸入當(dāng)1時，與其對應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)當(dāng)0時，與其對應(yīng)的最小項(xiàng)則不會出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實(shí)現(xiàn)組合邏輯函數(shù)。 利用入選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)解：1）將已知函數(shù)變換成最

8、小項(xiàng)表達(dá)式2)將轉(zhuǎn)換成74LS151對應(yīng)的輸出形式=在表達(dá)式的第1項(xiàng)中為反變量，、為原變量，故011在表達(dá)式的第項(xiàng)，中A、C為反變量，為原變量，故101同理=111 =110 這樣將74LS151中m 取1即1取0，即0由此畫出實(shí)現(xiàn)函數(shù)的邏輯圖如下圖示。 第5章鎖存器和觸發(fā)器一、觸發(fā)器分類：基本R-S觸發(fā)器、同步RS觸發(fā)器、同步觸發(fā)器、主從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器上升沿觸發(fā)器（觸發(fā)器、JK觸發(fā)器）、下降沿觸發(fā)器（觸發(fā)器、JK觸發(fā)器）二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時序圖。 對于第5章表示邏輯功能常用方法有特性表，特

9、性方程及時序圖對于第6章上述5種方法其本用到。 三、各種觸發(fā)器的邏輯符號、功能及特性方程1.基本R-S觸發(fā)器 邏輯符號 邏輯功能特性方程： 若，則 若，則（約束條件） 若，則 若，則1（不允許出現(xiàn)） 2.同步RS觸發(fā)器 （CP1期間有效） 若，則（約束條件） 若，則 若，則 若，則1處于不穩(wěn)定狀態(tài) 3.同步觸發(fā)器 特性方程(CP=1期間有效)4.主從R-S觸發(fā)器特性方程(作用后) 約束條件邏輯功能若，CP作用后，若，CP作用后，若，CP作用后，若，CP作用后，處于不穩(wěn)定狀態(tài)Note:CP作用后指由0變?yōu)?，再由1變?yōu)?時 5.主從JK觸發(fā)器特性方程為：(CP作用后) 邏輯功能若，CP作用后，若

10、，CP作用后，若，CP作用后，(保持)若，CP作用后，(翻轉(zhuǎn))7. 邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在CP產(chǎn)生跳變時刻發(fā)生，邊沿觸發(fā)器分為：上升沿觸發(fā)和下降沿觸發(fā)1）邊沿觸發(fā)器 上升沿觸發(fā)器其特性方程(CP上升沿到來時有效)下降沿觸發(fā)器其特性方程(CP下降沿到來時有效)2）邊沿JK觸發(fā)器上升沿JK觸發(fā)器其特性方程 (CP上升沿到來時有效) 下降沿JK觸發(fā)器其特性方程 (CP下降沿到來時有效)3）觸發(fā)器上升沿觸發(fā)器其特性方程(CP上升沿到來時有效)下降沿觸發(fā)器其特性方程:(CP下降沿到來時有效)例：設(shè)圖所示電路中，已知端的波形如圖所示，試畫出及端波形，設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器

11、為下降沿觸發(fā)的觸發(fā)器，其特性方程為(CP下降沿到來時)=CP時刻之前，0，0 CP=B=00=0時刻到來時，1CP=B=10=1 不變時刻到來時0，故B=CP=0，當(dāng)CP由1變?yōu)?時，1當(dāng)1，而A=0CP=1時刻到來時，A=1，CP=A=0當(dāng)CP0時，0當(dāng)時，由于A=1，故CP= A=1圖 圖若電路如圖C所示，設(shè)觸發(fā)器初始狀態(tài)為0，C的波形如圖D所示, 試畫出及端的波形當(dāng)特性方程（CP下降沿有效）時刻之前，A=0, Q=0, CP=B=時刻到來時1，故CP=B= 當(dāng)CP由1變?yōu)?時，1當(dāng)1時，由于A=1, 故CP，不變時刻到來時，0，1，故CP=B=此時，CP由1變?yōu)?時，0當(dāng)0時，由于0故C

12、P=00=1時刻到來時，由于A=1，而0，故CP當(dāng)CP由1變?yōu)?時，1當(dāng)1時，由于1，故 圖C 圖D例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號CP、作用下端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0.解：由題意該觸發(fā)器為下降沿觸發(fā)器JK觸發(fā)器其特性方程（CP下降沿到來時有效）其中 由JK觸發(fā)器功能：J=1, K=0 CP作用后1J=0, K=0 CP作用后0J=0, K=0 CP作用后J=1, K=1 CP作用后第6章 時序邏輯電路分類一、時序邏輯電路分類 時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路，時序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。 二、同步時序電路分析分析步驟：確定

13、電路的組成部分 確定存貯電路的即刻輸入和時序電路的即刻輸出邏輯式 確定電路的次態(tài)方程 列出電路的特性表和驅(qū)動表 由特性表和驅(qū)動表畫出狀態(tài)轉(zhuǎn)換圖 電路特性描述。 例：分析如下圖示同步時序電路的邏輯功能解：確定電路的組成部分 該電路由2個上升沿觸發(fā)的T觸發(fā)器和兩個與門電路組成的時序電路確定存貯電路的即刻輸入和時序電路的即刻輸出存貯電路的即刻輸入：對于： 對于：時序電路的即刻輸出： 確定電路的狀態(tài)方程 對于： 對于：列出狀態(tài)表和真值表由于電路有2個觸發(fā)器，故可能出現(xiàn)狀態(tài)分別為00、01、10、11設(shè) 電路狀態(tài)圖為電路的特性描述由狀態(tài)圖，該電路是一個可控模4加法計數(shù)器，當(dāng)A=1時，在CP上升沿到來后電

14、路狀態(tài)值加1，一旦計數(shù)到11狀態(tài)，Y=1，電路狀態(tài)在下一個CP上升沿加到00，輸出信號Y下降沿可用于觸發(fā)器進(jìn)位操作，當(dāng)A=0時停止計數(shù)。 例：試分析下圖示電路的邏輯功能解：確定電路的組成部分 該電路由3個上升沿觸發(fā)的D觸發(fā)器組成 確定電路的太方程 對于：（CP上升沿到來有效） 對于：（CP上升沿到來有效） 對于：（CP上升沿到來有效）列出狀態(tài)轉(zhuǎn)換真值表 由狀態(tài)表轉(zhuǎn)換真值表畫出如下圖示狀態(tài)圖、這6個狀態(tài)，形成了主循環(huán)電路，、為無效循環(huán) 邏輯功能分析由狀態(tài)圖可以看出，此電路正常工作時，每經(jīng)過6個時鐘脈沖作用后，電路的狀態(tài)循環(huán)一次，因此該電路為六進(jìn)制計數(shù)器，電路中有2個無效狀態(tài)，構(gòu)成無效循環(huán)，它們不

15、能自動回到主循環(huán)，故電路沒有自啟動能力。 三、同步時序電路設(shè)計同步時序設(shè)計一般按如下步驟進(jìn)行：1）根據(jù)設(shè)計要求畫出狀態(tài)邏輯圖；2）狀態(tài)化簡；3）狀態(tài)分配；4）選定觸發(fā)器的類型，求輸出方程、狀態(tài)方程和驅(qū)動方程；5）根據(jù)方程式畫出邏輯圖；6）檢查電路能否自啟動，如不能自啟動，則應(yīng)采取措施加以解決。 例：用JK觸發(fā)器設(shè)計一同步時序電路，其狀態(tài)如下表所示，分析如圖示同步時序電路。 解：由題意，狀態(tài)圖已知，狀態(tài)表已知。 故進(jìn)行狀態(tài)分配及求狀態(tài)方程，輸出方程。 由于有效循環(huán)數(shù)N=4，設(shè)觸發(fā)器個數(shù)為K, 則4 得到K=2.故選用2個JK觸發(fā)器，將狀態(tài)表列為真值表，求狀態(tài)方程及輸出方程。 Y的卡偌圖： 的卡偌

16、圖： 的卡偌圖： = =（A將（A分別寫成JK觸發(fā)器的標(biāo)準(zhǔn)形式： J對于F:得到 =1, =1對于方程（A得到=A= A畫出邏輯圖，選用上升沿觸發(fā)的JK觸發(fā)器第八章 脈沖波形的變換與產(chǎn)生555定時器及其應(yīng)用1.電路結(jié)構(gòu)及工作原理555定時器內(nèi)部由分壓器、電壓比較器、RS鎖存器（觸發(fā)器）和集電極開路的三極管T等三部分組成，其內(nèi)部結(jié)構(gòu)及示意圖如圖22a)、22b)所示。 在圖22b）中，555定時器是8引腳芯卡，放電三極管為外接電路提供放電通路，在使用定時器時，該三極管集電極（第7腳）一般要接上拉電阻，為反相比較器，為同相比較器，比較器的基準(zhǔn)電壓由電源電壓及內(nèi)部電阻分壓比決定，在控制（第5腳）懸空

17、時，、;如果第5腳外接控制電壓，則、，端（第4腳）是復(fù)位端，只要端加上低電平，輸出端（第3腳）立即被置成低電平，不受其它輸入狀態(tài)的影響，因此正常工作時必須使端接高電平。 由圖22a)，和組成的RS觸發(fā)器具有復(fù)位控制功能，可控制三極管T的導(dǎo)通和截止。 由圖22a)可知，當(dāng)（即）時，比較器輸出當(dāng)（即）時，比較器輸出RS觸發(fā)器Q0輸出為高電平，三極管T導(dǎo)通，輸出為低電平（）當(dāng)（即（即）時，比較器輸出當(dāng)（即）時，比較器輸出 、輸出Q1，同進(jìn)T截止，輸出為高電平這樣，就得到了表所示555功能表。 2.應(yīng)用1）用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器其連接圖如圖23所示。 若將其第2腳（）作為觸發(fā)器信號的輸入端，第8腳外

18、接電阻R是第7腳;第7腳與第1腳之間再接一個電容C，則構(gòu)成了單穩(wěn)態(tài)觸發(fā)器。 其工作原理如下：電源接通瞬間，電路有一個穩(wěn)定的過程，即電源通過R向C充電，當(dāng)上升到時，為低電平，放電三極管和T導(dǎo)通，電容C放電，電路進(jìn)入穩(wěn)定狀態(tài)。 若觸發(fā)輸入端施加觸發(fā)信號（），觸發(fā)器翻轉(zhuǎn)，電路進(jìn)入暫穩(wěn)態(tài)，輸出為高電平，且放電三極管T截止，此后電容C充電至?xí)r，電路又發(fā)生翻轉(zhuǎn)，為低電平，放電三極管導(dǎo)通，電容C放電，電路恢復(fù)至穩(wěn)定狀態(tài)。 其工作波形如圖24所示。 2）用555構(gòu)成施密特觸發(fā)器將555定時器的和兩個輸入端連在一起作為信號輸入端，即可得到施密特觸發(fā)器，如圖25所示，施密特觸發(fā)器能方便地將三角波、正弦波變成方波。 由于555內(nèi)部比較器和的參考電壓不同，因而基本RS觸發(fā)器的置0信號和置1信號必然發(fā)生在輸入信號的不同電平，因此，輸出電壓由高