VHDL課程設計(通信電子專業(yè)).ppt

1、數字系統仿真與VHDL設計課程設計大綱,課程設計所占學時、學分： 本設計所占的學時為兩周，占2個學分 一本設計的目的和任務 本設計的任務是熟悉支持VHDL語言的軟件，例如：MAX PLUS2，ISP，QUARTUS 2等，利用這一類軟件使用VHDL語言進行設計。,課程設計目的：,使學生熟練掌握相關軟件的使用，操作。能對VHDL語言程序進行編譯，調試，以及通過計算機仿真，得到正確的仿真波形圖，并根據所得仿真波形圖分析判斷并改進所設計的電路。,在成功掌握軟件操作基礎上，讓學生將所數字電路的基礎課知識與VHDL語言的應用型知識結合起來并與實際設計，操作聯系起來，即“理論聯系實際”。要求學生自主設計電

2、路，編寫程序，鼓勵新思路，新方法，新觀點。,二設計的基本要求,1熟悉數字電路及相關專業(yè)課程的基本知識并能聯系具體程序 2正確操作使用VHDL語言相關軟件，能編譯，調試，仿真VHDL語言程序 3設計數字電路，編寫程序，實現電路功能。,三課程設計基本選題,必須在1-5題目中選擇一題，6-12題中選擇一題。實現題目要求，完成編譯， 調試，仿真等內容。各設計題目具體要求請詳見課程設計計劃書,四考核方式與評分辦法,考核方式為考查，成績分為優(yōu)，良，中，及格，不及格五個檔次。具體從五個方面評定： 1.學習態(tài)度端正，認真扎實。完成各項工作。 2.對相關知識了解充分，能正確分析課題。 3.設計電路結構合理，正確

3、。能正常工作。 4.獨立編寫相應程序，充分理解，正確完成編譯，調試，仿真等。 5. 能根據波形圖，程序進行分析推理，并按要求做一定的改進。 滿足全部5條予以優(yōu)秀，滿足1，2，3，5條予以良好，滿足1，2，3，4條為中，滿足1，2，3條為及格。否則不及格。,五、課程設計時間地點安排,17-18周，地點：四教五樓高頻與通信原理室,Max+plus II設計軟件的應用,3.1 Max+plus簡介 3.2 Max+plus基本操作 3.3 Max+plus II軟件常用設計輸入法 3.4設計項目的編譯與仿真 3.5管腳的重新分配與定位 3.6器件的下載編程,3.1 Max+plus簡介,Max+pl

4、us的全稱是Multiple Array Matrix and Programming Logic User System II（多陣列矩陣及可編程邏輯用戶系統II） Max+plus開發(fā)系統具有以下特點： （1）多平臺系統 （2）開放的界面 （3）模塊組合式工具軟件 （4）與結構無關 （5）硬件描述語言,3.2 Max+plus基本操作,1 設計輸入 2 項目編譯 語法檢查和設計規(guī)則檢查 設計綜合 生成編程數據文件 3 仿真和定時分析 仿真(Simulation) 定時分析(Timing Analysis) 4 編程下載,3.3 Max+plus II軟件常用設計輸入法,Max+plus I

5、I的設計輸入方法有多種，主要包括文本設計輸入、原理圖輸入、波形設計輸入和層次設計輸入等多種方式，另外還可以利用第三方EDA工具生成的網表文件輸入，該軟件可接受的網表有EDIF格式、VHDL格式和Verilog格式，設計者可根據實際情況選擇合適的設計方法。,3.3.1 原理圖設計輸入法 1軟件的啟動:打開Max+plus II 10.0軟件,2、啟動File|New菜單,3 選擇Graphic Editor File,4放置器件在原理圖上,5添加連線 6. 標記輸入/輸出端口屬性 7保存原理圖 8將設計項目設置成工程文件（Project） File|Project|Set Project to

6、Current File設置此項目為當前文件,3.3.2文本設計輸入（VHDL）法簡介 1.在主菜單上選擇File|New或點擊新建快捷圖標，在彈出的對話框中選擇Text Editer File 2.設計輸入完成以后，在主菜單上選擇File|Save保存文件 3.選擇文件類型為 VHD硬件描述語言，輸入文件保存文件 4.選擇File|Project|Set Project to Current File可設置這個項目為當前的項目文件。,3.3.3 波形輸入法簡介 波形設計輸入主要用于建立和編程波形設計文件以及輸入仿真向量和功能測試向量，從而達到對電路的設計實現，適用于時序邏輯和有重復性的邏輯函

7、數。系統可以根據用戶的輸入和輸出波形自動生成邏輯關系。 波形編輯功能允許設計者對波形進行拷貝、剪切、粘貼等操作并可以用內部節(jié)點、觸發(fā)器和狀態(tài)機建立設計文件，將波形進行組合，顯示各種進制的狀態(tài)值，還可以通過將一組波形重疊到另一組波形上來對兩組仿真結果進行比較。由于波形輸入法在可編程邏輯器件的實際設計中使用較少，這里不做介紹，有興趣的讀者可參閱相關資料。,3.3.4 層次化設計輸入法簡介 當設計一個結構較復雜的系統時，通常采用層次化的設計方法，使系統設計變得簡潔和方便。層次化設計是分層次、分模塊進行設計描述，描述器件總功能的模塊放在最上層稱為頂層設計，描述器件的某一部分功能的模塊放在下層稱為底層設

8、計，這種層次關系類似于軟件設計中主程序和子程序的關系。層次化設計的優(yōu)點一是支持模塊化，底層模塊可反復被調用，多個底層模塊可由不同的設計者同時設計，提高了設計效率；二是設計方法較自由，可以采用自上而下或自下而上的設計方法；三是同一個設計項目的各個模塊可以用不同的設計輸入法來實現，團隊之間的合作更加方便靈活避免了相互之間的約束。,3.4 設計項目的編譯和仿真,Max+plusII 編譯器（Compiler）是一個高速自動化的設計處理器，能完成對設計項目的編譯。它能夠將設計文件轉換成器件編程、仿真和定時分析所需要的輸出文件，是 Max+plusII系統的核心。 下面以38譯碼器為例加以說明,3.4.

9、1 項目的編譯 1.選擇芯片型號 在38譯碼器設計文件輸入完成后，選擇當前項目文件準備實現的實際芯片進行編譯適配，點擊Assign|Device菜單選擇芯片.,2. 項目編譯 啟動Max+plus II | Compiler編譯器菜單，按Start按鈕開始編譯并顯示編譯結果，生成下載文件供硬件下載編程時調用。,3.4.2 項目的功能仿真與時序分析 1.添加仿真激勵信號波形 （1）啟動Max+plus II|avefrom Editor菜單，進入波形編輯窗口。,（2）.將鼠標移至空白處并單擊鼠標右鍵。,（3）選擇nter Nodes from SNF選項并按左鍵確認，選擇欲仿真的所有管腳。,（4

10、）單擊按鈕，列出仿真電路的所有輸入、輸出管腳。,（5）為電路輸入端口添加激勵波形,（6）為A、B、C三輸入端口添加激勵信號,(7)選擇仿真時間,(8)保存激勵信號編輯結果,自動存盤為test1.scf。,2 電路的仿真測試 電路仿真有前仿真（功能仿真）和后仿真（時序仿真）兩種，時序仿真覆蓋了功能仿真，在本例中直接使用時序仿真。 （1）打開Max+plus II|Simulator菜單，,(2)確定仿真時間，End Time ，單擊Start開始仿真,(3)觀察電路仿真結果，單擊激勵輸出波形文件“Open SCF”圖標 .,3.6 器件的下載編程,1.啟動Max+plus II|Programmer菜單，如果是第一次啟用編程器的話，提示“No Hardware”,需要選擇硬件類型，請選擇“Byte Blaster”并按下OK確認即可 .,2.選擇主菜單下的JTAG|Multi-Device JTAG Chain選項（第一次起用可能會出現對話框，視實際情況回答確認）。啟動JTAG | Multi-Device JTAG Chain Setup菜單項，選擇欲編程的文件。,3.點擊“Select Programming File ”按鈕，選擇要下載的.pof文件（如選擇的芯片是FPGA類型，下載的文件類型則應該選擇.s