實驗二一位8421BCD碼加法器的設計

1、.實驗二 一位8421BCD碼加法器的設計一、實驗目的1. 理解四位加法器7483和四位比較器7485的工作原理及使用2. 掌握一位8421BCD碼加法器的工作過程3. 進一步熟悉Quartus軟件的使用，了解設計的全過程，二、實驗內(nèi)容1. 采用畫原理圖的方法設計一位8421BCD碼加法器。要求使用四位加法器7483和四位比較器7485及必要的邏輯門電路。三、分析過程7483是四位二進制加法器，其進位規(guī)則是逢16進1。而8421BCD碼表示的是十進制數(shù)，進位規(guī)則是逢10進1。用7483將兩個1位BCD碼相加時，當和小于等于9時，結(jié)果正確；當和大于9時，需加6進行修正。實驗中要求使用7483、7

2、485及必要的邏輯門完成。由于7483通過輸出引腳C4 S3 S2 S1 S0輸出二進制的和，7485是四位比較器，關(guān)鍵在于如何通過7483及7485的輸出判斷何時應對結(jié)果修正以及如何修正。由于兩個1位十進制數(shù)相加時，和的取值范圍是018，將該范圍內(nèi)各數(shù)值對應的二進制數(shù)和8421BCD碼列表，以便尋找何時應對結(jié)果修正以及如何修正.十進制二進制數(shù)十進制數(shù)備注C4S3S2S1S0DCD3D2D1D0不需修正1000010000120001000010300011000114001000010050010100101600110001107001110011180100001000901001010

3、011需要修正11010111000112011001001011401110101001161000010110171000110111181001011000從表中分析可得出如下結(jié)論：當7483輸出的二進制數(shù)的和為0-9時，即S3 S2 S1 S0 9時結(jié)果正確，不需修正；當和為10-15時 S3 S2 S1 S0 9時，需加6修正，此種情況可將7483的輸出S3 S2 S1 S0送入7485的輸入引腳A3 A2 A1 A0，將1001（即9）送入7485另一組輸入引腳B3 B2 B1 B0，若7485的輸出AB=1，則說明需加6修正；當和為16、17、18時，結(jié)果需加6修正。此種情況74

4、83的輸出S3 S2 S1 S09，但C4=1。綜合以上分析，當7483輸出的二進制數(shù)的和S3 S2 S1 S0 9或C4=1時結(jié)果需修正。此修正的條件可通過7485的輸出AB和7483輸出的C4通過邏輯或門（OR1）獲得。當OR1輸出為1時需修正，當OR1輸出為0時不需修正。（分析出何時應對結(jié)果修正） 需再使用一片7483實現(xiàn)加6修正，將第一片7483輸出的二進制數(shù)的和S3 S2 S1 S0送入第二片7483的輸入引腳A3 A2 A1 A0，第二片7483的輸入引腳B3 B2 B1 B0接入0、OR1輸出、OR1輸出、0。由于不需修正時，OR1輸出為0，需修正時OR1輸出為1，實現(xiàn)加6修正。（分析了如何實現(xiàn)修正）分析BCD碼十位獲得，當?shù)谝黄?483輸出的二進制數(shù)的和為016時，BCD碼十位由第二片7483輸出的C4獲得，當?shù)谝黄?483輸出的二進制數(shù)的和為16、17、18時，BCD碼十位由第一片7483輸出的C4獲得。因此，BCD碼十位由兩片7483的C4經(jīng)過邏輯或門（OR2）獲得。四、