數(shù)字電子技術基礎——時序邏輯電路ppt課件

1、第5章 時序邏輯電路,5.1 概 述,5.2 時序邏輯電路的分析,5.4 計數(shù)器,5.3 寄存器和移位寄存器,學習要點,時序邏輯電路的特點,時序邏輯電路的分析,寄存器的功能,計數(shù)器的功能與應用,5.1 概 述,輸出信號只取決于輸入信號，一旦輸入信號撤消，輸出信號也隨之消失,在任何一個時刻的輸出信號不僅取決于當時的輸入信號，還與電路原來的狀態(tài)有關,數(shù)字電子技術的兩個重要組成部分,時序邏輯電路,組合邏輯電路,所以時序邏輯電路必須含有具有記憶能力的存儲元件，最常用的存儲元件是觸發(fā)器,在時序邏輯電路中既包含輸出信號只取決于輸入信號的門電路部分，又包含能實現(xiàn)存儲功能的觸發(fā)器部分,時序邏輯電路示意圖,按照

2、時序邏輯電路中觸發(fā)器觸發(fā)方式的不同，時序邏輯電路可以分為,同步時序邏輯電路,異步時序邏輯電路,所有的觸發(fā)器共用一個時鐘信號，各個觸發(fā)器狀態(tài)變化都在該時鐘信號的作用下同時發(fā)生,所有觸發(fā)器不共用一個時鐘信號，各個觸發(fā)器狀態(tài)變化有先有后,該電路位為同步時序邏輯電路,常用的時序邏輯電路描述方法有方程式、狀態(tài)表、狀態(tài)圖和時序圖,例,輸出方程,時序邏輯電路的輸出邏輯表達式,驅(qū)動方程,各觸發(fā)器輸入端的邏輯表達式,狀態(tài)方程,將驅(qū)動方程代入相應觸發(fā)器的特性方程,中，所得到的該觸發(fā)器的次態(tài)方程,狀態(tài)表,描述輸入信號、輸出信號、觸發(fā)器態(tài)和次態(tài)之間關系的表格,將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程中計算，求出相應

3、的次態(tài)和輸出,時序邏輯電路狀態(tài)表,狀態(tài)圖,描述觸發(fā)器的動態(tài)行為，顯示了觸發(fā)器如何根據(jù)當前所處的狀態(tài)對不同的情況做出反應,圓圈和圈中數(shù)值表示某種狀態(tài)下的編碼,箭頭表示狀態(tài)轉(zhuǎn)換的前進方向,箭頭旁邊帶斜線的數(shù)值分別表示輸入信號（斜線左側(cè)）和輸出信號（斜線右側(cè)）的邏輯值,當X=1時，“00”、“01”、“10”、“11”這四個狀態(tài)構(gòu)成一個循環(huán)，稱為“主循環(huán)”或“有效循環(huán),當X=0時，“01”和“11”構(gòu)成一個“有效循環(huán)”，“01”和“11”稱為“有效狀態(tài)”；“00”和“10”位于有效循環(huán)之外，稱為“無效狀態(tài),如果每個無效狀態(tài)在若干個時鐘作用后都能夠轉(zhuǎn)入有效狀態(tài)，進入“有效循環(huán)”，那么，稱這個電路具有自

4、啟動能力；否則電路就不具有自啟動能力,顯然，當X=1時，電路實現(xiàn)的功能是四進制加法計數(shù)器； 當X=0時，電路實現(xiàn)的功能是二進制計數(shù)器，并且不具有自啟動能力,時序圖,描述在時鐘源CP作用下時序邏輯電路的狀態(tài)及輸出隨輸入和時間變化的波形，通常指有效循環(huán)的波形圖,時序圖清晰的描述了在輸入和時鐘源的作用下，各個觸發(fā)器狀態(tài)的變化情況,5.2 時序邏輯電路的分析,5.2.1 同步時序邏輯電路分析的一般步驟,5.2.2 同步時序邏輯電路分析舉例,5.2.3 異步時序邏輯電路的分析,5.2.1 同步時序邏輯電路分析的一般步驟,電路圖,時序圖,狀態(tài)圖,方程式,同步時序邏輯電路中所有的觸發(fā)器共用一個時鐘信號,流程

5、圖如圖所示,狀態(tài)表,5.2.2 同步時序邏輯電路分析舉例,例1,分析圖示電路實現(xiàn)的邏輯功能。 各觸發(fā)器初始狀態(tài)為0,解,電路中兩個D觸發(fā)器的時鐘信號是同一個時鐘源CP，因此是同步時序邏輯電路,1、列方程式,1）驅(qū)動方程,即各觸發(fā)器的輸入邏輯表達式,2）輸出方程,3）把驅(qū)動方程代入D觸發(fā)器的特征方程 得狀態(tài)方程,2、根據(jù)上述方程式列出電路的狀態(tài)表,3、畫出電路的狀態(tài)圖,4、時序圖-在一系列CP信號的作下，各觸發(fā)器狀態(tài)和輸出波形圖,5、結(jié)論,從電路的狀態(tài)表、狀態(tài)圖和時序圖可以看到，電路在時鐘脈沖的作用下，每經(jīng)過4個CP，電路狀態(tài)循環(huán)一次，并且按照“11”、“10”、“01”、“00”降序排列,該電

6、路是一個四進制減法計數(shù)器,輸出Z信號可以看作是借位信號,實際上，此例中只要列出電路的狀態(tài)表就可以看出電路實現(xiàn)的邏輯功能,狀態(tài)表、狀態(tài)圖和時序圖可據(jù)分析的具體要求選用表示形式，不必要全部寫出,例2,試分析圖示電路實現(xiàn)的邏輯功能。 各觸發(fā)器初始狀態(tài)為0,解,電路中三個JK觸發(fā)器的時鐘信號是同一個時鐘源CP，因此是同步時序邏輯電路,1、列方程式,1）驅(qū)動方程,2）輸出方程,3）狀態(tài)方程,2、根據(jù)方程式列出狀態(tài)表,3、畫出電路的狀態(tài)圖,4、結(jié)論,狀態(tài)“000”、“001”、“100”、“010”構(gòu)成有效循環(huán)，電路能夠?qū)崿F(xiàn)四進制計數(shù)器功能,狀態(tài)“110”、“011”、“101”、“111”經(jīng)有限個時鐘周

7、期后能夠回到有效循環(huán)中，電路具有自啟動能力,即該電路為具有自啟動能力的四進制計數(shù)器,當狀態(tài)為“001”時，Z輸出1信號，可以把Z信號看成是“001”狀態(tài)的檢測電路。即檢測到“001”狀態(tài)時，Z輸出1信號,1,5.2.3 異步時序邏輯電路的分析,例1,異步時序邏輯電路中各個觸發(fā)器受不同時鐘脈沖控制。 分析時需要特別關注時鐘脈沖，根據(jù)時鐘信號、輸入信號和觸發(fā)器現(xiàn)態(tài)來確定輸出和觸發(fā)器次態(tài),分析電路邏輯功能。各觸發(fā)器初態(tài)為0,解,電路兩個D觸發(fā)器由不同時鐘源控制，異步時序邏輯電路,1、列出方程式,1）驅(qū)動方程,2）輸出方程,4）時鐘方程,3）狀態(tài)方程,2、根據(jù)方程式列出狀態(tài)表,3、畫出電路的狀態(tài)圖,4

8、、結(jié)論,從電路的狀態(tài)表、狀態(tài)圖可以看到，每經(jīng)過4個CP脈沖，電路狀態(tài)循環(huán)一次，并且按照“00”、“01”、“10”、“11”升序排列,因此該電路是一個四進制加法計數(shù)器，輸出Z信號可以看作是進位信號,例2,分析電路邏輯功能。各觸發(fā)器初始狀態(tài)為0,解,電路由三個上升沿觸發(fā)的JK觸發(fā)器組成,FF0和FF1的時鐘輸入端由時鐘源 CP控制,FF2的時鐘輸入端由 控制,電路是異步時序邏輯電路,1、列出方程式,1）驅(qū)動方程,2）輸出方程,3）狀態(tài)方程,4）時鐘方程,2、根據(jù)方程式列出狀態(tài)表,001”、“010”、“101”、“110”構(gòu)成有效循環(huán)，能夠?qū)崿F(xiàn)四進制計數(shù)器功能,3、畫出狀態(tài)圖,4、結(jié)論,000”

9、、“011”、“100”、“111”經(jīng)有限時鐘周期后能夠回到有效循環(huán)，具有自啟動能力,該電路為具有自啟動能力的四進制計數(shù)器， Z信號為進位端,同步時序邏輯電路分析和異步時序邏輯電路分析不同的地方就在列方程式時，異步時序邏輯電路要多列一組時鐘方程,同步時序邏輯電路中各觸發(fā)器共用時鐘源，當條件具備時，各觸發(fā)器進行狀態(tài)轉(zhuǎn)換的時刻完全取決于時鐘脈沖有效邊沿到來的時刻,異步時序邏輯電路中各觸發(fā)器不是同一個時鐘源控制，當條件具備時，各觸發(fā)器的轉(zhuǎn)換時刻取決于各自的時鐘脈沖有效沿是否到達,5.3 寄存器和移位寄存器,5.3.1 寄存器,5.3.2 移位寄存器,5.3.3 寄存器應用舉例,5.3.1 寄存器,觸

10、發(fā)器是構(gòu)成寄存器的主要部分，且一個觸發(fā)器能夠存儲一位二進制代碼,寄存器可以由RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器構(gòu)成，各觸發(fā)器通常在同一個時鐘源的作用下工作,由四個D觸發(fā)器構(gòu)成的四位寄存器,由四個D觸發(fā)器構(gòu)成的集成寄存器7477,兩個時鐘源CP12和CP34是7477內(nèi)部四個D觸發(fā)器的時鐘輸入端，為高電平觸發(fā),CP12控制輸入端為D1和D2的觸發(fā)器,CP34控制輸入端為D3和D4的觸發(fā)器,當CP12是高電平狀態(tài)時，D1和D2的數(shù)據(jù)可以送入寄存器存儲在Q1和Q2端,當CP34是高電平狀態(tài)時，D3和D4的數(shù)據(jù)可以送入寄存器存儲在Q3和Q4端,當CP12是低電平狀態(tài)時，Q1和Q2保持,當CP34是低電平

11、狀態(tài)時，Q3和Q4保持,只有一個控制脈沖的寄存器（如前面D觸發(fā)器構(gòu)成的寄存器和集成7477,雙拍工作方式的寄存器： 有兩個控制脈沖的寄存器,單拍工作方式的寄存器,RS觸發(fā)器構(gòu)成的寄存器,5.3.2 移位寄存器,移位寄存器既可以寄存數(shù)碼，又可以在時鐘脈沖的控制下實現(xiàn)寄存器中的數(shù)碼向左或者向右移動,由JK觸發(fā)器組成的3位右移寄存器,設移位寄存器的初始狀態(tài)為 ，從串行輸入端把數(shù)碼D=101送入寄存器，在串行輸入數(shù)碼D=101之后，始終令D=0,JK觸發(fā)器組成的3位右移寄存器狀態(tài)表,由狀態(tài)表知,再經(jīng)過3個時鐘脈沖之后，數(shù)碼D=101已經(jīng)完全移出寄存器,經(jīng)過3個時鐘脈沖之后，數(shù)碼D=101已經(jīng)移入寄存器

12、，存儲在 端,通常稱前3個脈沖后數(shù)碼存儲在 端是移位寄存器的串行輸入/并行輸出工作方式； 后3個脈沖后數(shù)碼完全移出寄存器是移位寄存器的串行輸入/串行輸出工作方式,即寄存器能夠完成右移功能,同理，要用JK觸發(fā)器組成3位左移寄存器，需,5.3.3 寄存器應用舉例,74LS194 -4位并行輸入/并行輸出雙向移位寄存器,并行輸出端,并行輸入端,直接清零端,左移串行輸入,右移串行輸入,工作方式控制端,74LS194狀態(tài)表,右移,左移,將74LS194的 端經(jīng)過非門送給串行輸入端,可以構(gòu)成扭環(huán)形右移計數(shù)器,由于扭環(huán)形計數(shù)器的狀態(tài)是通過移位寄存器實現(xiàn)的，相鄰狀態(tài)之間只有一位代碼不同，因此扭環(huán)形計數(shù)器不會產(chǎn)

13、生競爭冒險現(xiàn)象,5.4 計數(shù)器,5.4.1 異步計數(shù)器和同步計數(shù)器,5.4.2 集成計數(shù)器,5.4.3 計數(shù)器應用舉例,計數(shù)器是一種常用的時序邏輯功能器件,1）按照時鐘信號CP控制方式,異步計數(shù)器,2）按照計數(shù)規(guī)律,加法計數(shù)器,分類,同步計數(shù)器,減法計數(shù)器,5.4.1 異步計數(shù)器和同步計數(shù)器,由T觸發(fā)器構(gòu)成的3位二進制異步加法計數(shù)器,直接清零端,先接低電平將觸發(fā)器強制清零,計數(shù)時一般接高電平,T觸發(fā)器輸入端全接高電平,滿足特征方程,用三個T觸發(fā)器完成減法計數(shù)功能,用D觸發(fā)器、JK觸發(fā)器都能夠完成N位二進制加法/減法計數(shù)器，只要把相應的觸發(fā)器連成 觸發(fā)器。則在時鐘信號的有效沿就滿足特征方程 實現(xiàn)

14、翻轉(zhuǎn),由T觸發(fā)器構(gòu)成的3位二進制同步加法計數(shù)器,三個觸發(fā)器是由同一個時鐘源控制,各觸發(fā)器輸入端滿足方程,3位二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖,T觸發(fā)器也可由JK觸發(fā)器替代，只要把JK觸發(fā)器的J端和K端連在一起即可,相比較而言，同步計數(shù)器工作速度快于異步計數(shù)器，但比異步計數(shù)器電路結(jié)構(gòu)復雜,速度快,同步,結(jié)構(gòu)復雜,5.4.2 集成計數(shù)器,1雙四位二進制同步加法計數(shù)器74LS393,1 、2,1 1 、2 2,1CP、2CP,時鐘輸入端,輸出端,異步清零端,高電平有效,下降沿有效,74LS393狀態(tài)表,2十進制同步加/減計數(shù)器74LS190,CP,時鐘輸入端,上升沿有效,使能端,預置數(shù)端,數(shù)據(jù)輸入端,輸

15、出端,減/加計數(shù)器控制端,CO/BO,進位/借位標志端,當74LS190做加法計數(shù)器計到最大數(shù)或者做減法計數(shù)器計到最小數(shù)時此標志端輸出高電平,D,十進制同步加/減計數(shù)器74LS190狀態(tài)表,D,使用計數(shù)器時，可以將N進制的計數(shù)器連成小于N進制的計數(shù)器或者大于N進制的計數(shù)器,如果是連成小于N進制的計數(shù)器可用清零法來實現(xiàn)，清零法是指計數(shù)器從初始狀態(tài)開始進行計數(shù)，計滿M（N）個狀態(tài)后使用直接清零端令計數(shù)器恢復初始狀態(tài)重新計數(shù)。即構(gòu)成M進制的計數(shù)器,如果是連成大于N進制的計數(shù)器可以用兩個或多個計數(shù)器擴展來實現(xiàn),3連成M（）進制計數(shù)器,使用74LS393連成十一進制計數(shù)器,首先在RD端加一個正脈沖， 使

16、得輸出端1 1 為0000狀態(tài),工作時,74LS393為雙四位二進制同步加法計數(shù)器,而 接到與門作為輸入，此時與門的輸出直接清零端RD為高電平有效,1 1 為0001狀態(tài),然后在時鐘脈沖的作用下， 74LS393開始計數(shù),經(jīng)過一個時鐘脈沖,經(jīng)過十一個時鐘脈沖后,1 1 為1011狀態(tài),則1 1 端重新回到0000狀態(tài),狀態(tài)轉(zhuǎn)換圖,00001010-實線框,各狀態(tài)持續(xù)時間為一個周期,1011-虛線框,持續(xù)時間只有一個74LS393的傳輸延遲時間,而一個CP周期要遠大于芯片傳輸延遲時間,短暫瞬間,因此： 稱00001010這十一個狀態(tài)是有效狀態(tài)， 1011這個狀態(tài)是無效狀態(tài),在構(gòu)成M進制計數(shù)器的時

17、候，只考慮有效狀態(tài)，有效狀態(tài)個數(shù)為M的電路連接方式，構(gòu)成的就是M進制計數(shù)器,置數(shù)法,可以從某一狀態(tài)S開始，計滿M進制后輸出置數(shù)信號使得計數(shù)器恢復狀態(tài)S,用置數(shù)法將74LS190連成七進制計數(shù)器,74LS190為十進制同步加/減計數(shù)器,此時，計數(shù)器實現(xiàn)減法計數(shù)功能,令計數(shù)器輸出端 的初始狀態(tài)為0111,時鐘源CP作用，計時器進行減法計數(shù),當?shù)谝粋€時鐘上升沿到的時候， 計數(shù)器輸出 為0110,當?shù)谄邆€時鐘上升沿到的時候,計數(shù)器輸出端 為0000,同時，CO/BO端輸出高電平使得 有效,把 =0111置到端,即經(jīng)過7個時鐘上升沿后， 端重新回到初始狀態(tài)0111,4計數(shù)器的擴展,74LS190構(gòu)成10

18、0進制計數(shù)器,74LS190為十進制同步加/減計數(shù)器,5.4.3 計數(shù)器應用舉例,1.分頻器,N位二進制計數(shù)器能夠完成時鐘信號CP的 分頻,74LS393構(gòu)成分頻器波形圖,2.定時器,每經(jīng)過一個時鐘脈沖（1秒）七段顯示譯碼管上顯示的數(shù)值減1，直到8秒后CO/BO端輸出高電平1狀態(tài)。 即為“定時到”信號,3.脈沖發(fā)生器,本章小結(jié),1時序邏輯電路在任何一個時刻的輸出信號不僅取決于當時的輸入信號，還與電路原來的狀態(tài)有關，一般由組合電路和存儲電路兩部分構(gòu)成,同步時序邏輯電路,所有的觸發(fā)器共用一個時鐘信號，各個觸發(fā)器狀態(tài)變化都在時鐘信號CP的作用下同時發(fā)生,異步時序邏輯電路,觸發(fā)器不共用一個時鐘信號，各個觸發(fā)器狀態(tài)變化有先有后,2常用的時序邏輯電路描述方法有方程式、狀態(tài)表、狀態(tài)圖和時序圖,異步時序邏輯電路分析和同步時序邏輯電路分析不同的地方在于列方程式時異步時序邏輯電路要多列一組時鐘方程，當條件