時(shí)序邏輯電路課件

1、第17章 時(shí)序邏輯電路,17.1 雙穩(wěn)態(tài)觸發(fā)器,17.2 寄存器,17.3 計(jì)數(shù)器,17.4 時(shí)序邏輯電路分析,17.5 應(yīng)用舉例,本章要求,1. 掌握 RS、JK、D 觸發(fā)器的邏輯功能及 不同結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn); 2. 掌握寄存器、移位寄存器、二進(jìn)制計(jì)數(shù)器、 十進(jìn)制計(jì)數(shù)器的邏輯功能，會(huì)分析時(shí)序邏輯 電路; 3. 學(xué)會(huì)使用本章所介紹的各種集成電路,第17章 時(shí)序邏輯電路,電路的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時(shí)序邏輯電路,時(shí)序邏輯電路的特點(diǎn),下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時(shí)序電路的基本邏輯單元,1

2、7.1 雙穩(wěn)態(tài)觸發(fā)器,特點(diǎn)： 1. 有兩個(gè)穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)； 2. 能根據(jù)輸入信號(hào)將觸發(fā)器置成“0”或“1”態(tài)； 3. 輸入信號(hào)消失后，被置成的“0”或“1”態(tài)能保存 下來，即具有記憶功能,雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲(chǔ)存一位二進(jìn)制碼,17.1.1 基本 RS 觸發(fā)器,兩互補(bǔ)輸出端,兩輸入端,反饋線,觸發(fā)器輸出與輸入的邏輯關(guān)系,設(shè)觸發(fā)器原態(tài)為“1”態(tài),1,0,1,0,設(shè)原態(tài)為“0”態(tài),1,1,0,觸發(fā)器保持“0”態(tài)不變,復(fù)位,0,設(shè)原態(tài)為“0”態(tài),1,1,0,0,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,置位,1,設(shè)原態(tài)為“0”態(tài),0,0,1,1

3、,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,1,1,0,若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài),1”態(tài),若先翻轉(zhuǎn),基本 RS 觸發(fā)器狀態(tài)表,邏輯符號(hào),基本R-S觸發(fā)器,導(dǎo)引電路,時(shí)鐘脈沖,17.1.2 可控 RS 觸發(fā)器,當(dāng)CP=0時(shí),0,R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變,當(dāng) CP = 1 時(shí),1,打開,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定,打開,當(dāng) CP = 1 時(shí),1,打開,1) S=0, R=0,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定,打開,1,1,0,2) S = 0, R= 1,3) S =1, R= 0,1,Q=1,Q=0,4) S =1, R= 1,可控RS狀態(tài)表,CP高

4、電平時(shí)觸發(fā)器狀態(tài)由R、S確定,例：畫出可控 RS 觸發(fā)器的輸出波形,可控 RS狀態(tài)表,CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定,存在問題,時(shí)鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個(gè)時(shí)鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上,克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器,17.1.3 JK觸發(fā)器,1.電路結(jié)構(gòu),從觸發(fā)器,主觸發(fā)器,反饋線,2. 工作原理,主觸發(fā)器打開,主觸發(fā)器狀態(tài)由J、K決定，接收信號(hào)并暫存,從觸發(fā)器封鎖,從觸發(fā)器狀態(tài)保持不變,CP,CP,狀態(tài)保持不變,從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器,從觸發(fā)器打開,主觸發(fā)器封鎖,CP,CP高電平時(shí)觸發(fā)器接收信號(hào)并暫存 (即

5、主觸發(fā)器狀態(tài)由 J、K決定，從觸發(fā)器狀態(tài)保持不變,要求CP高電平期間J、K的狀態(tài)保持不變,CP低電平時(shí), 主觸發(fā)器封鎖, J、K不起作用,0,1,CP,CP,分析JK觸發(fā)器的邏輯功能,1)J=1, K=1,設(shè)觸發(fā)器原態(tài)為“0”態(tài),主從狀態(tài)一致,CP,設(shè)觸發(fā)器原態(tài)為“1”態(tài),為“？”狀態(tài),J=1, K=1時(shí)，每來 一個(gè)時(shí)鐘脈沖，狀 態(tài)翻轉(zhuǎn)一次，即具 有計(jì)數(shù)功能,1) J=1, K=1,跳轉(zhuǎn),CP,2) J=0，K=1,設(shè)觸發(fā)器原態(tài)為“1”態(tài),設(shè)觸發(fā)器原態(tài)為“0”態(tài),CP,3) J=1，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),設(shè)觸發(fā)器原態(tài)為“1”態(tài),CP,4) J=0，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),CP

6、,結(jié)論,CP高電平時(shí)主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變,3. JK觸發(fā)器的邏輯功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高電平時(shí)，主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變,保持功能,置“0”功能,置“1”功能,計(jì)數(shù)功能,C下降沿觸發(fā)翻轉(zhuǎn),例：JK 觸發(fā)器工作波形,基本R-S觸發(fā)器,導(dǎo)引電路,17.1.4 維持阻塞 D 觸發(fā)器,1.電路結(jié)構(gòu),反饋線,跳轉(zhuǎn),2.邏輯功能,1）D = 0,1,0,當(dāng)CP = 0時(shí),0,當(dāng)CP= 1時(shí),0,1,封鎖,在CP= 1期間，觸發(fā)器保持“0”不變,2.邏輯功能,1）D = 1,0,1,當(dāng)CP= 0時(shí),1,當(dāng)CP= 1時(shí),0,1,封鎖,在

7、CP= 1期間，觸發(fā)器保持“1”不變,封鎖,上升沿觸 發(fā)翻轉(zhuǎn),CP上升沿前接收信號(hào)，上升沿時(shí)觸發(fā)器翻轉(zhuǎn)，( 其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 即(不會(huì)空翻,結(jié)論,例：D 觸發(fā)器工作波形圖,17.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換,1. 將JK觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器,仍為下降沿 觸發(fā)翻轉(zhuǎn),2. 將JK觸發(fā)器轉(zhuǎn)換為 T 觸發(fā)器,當(dāng)J=K時(shí)，兩觸發(fā)器狀態(tài)相同,3. 將 D 觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器,觸發(fā)器僅具有計(jì)數(shù)功能,即要求來一個(gè)CP， 觸發(fā)器就翻轉(zhuǎn)一次,17.3 寄存器,寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放

8、數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放 n 位二進(jìn)制時(shí)，要 n個(gè)觸發(fā)器,1. 數(shù)碼寄存器,僅有寄存數(shù)碼的功能,清零,寄存指令,通常由D觸發(fā)器或R-S觸發(fā)器組成,并行輸入方式,寄存數(shù)碼,觸發(fā)器狀態(tài)不變,清零,寄存指令,并行輸出方式,Q,Q,Q,Q,狀態(tài)保持不變,2. 移位寄存器,不僅能寄存數(shù)碼，還有移位的功能,所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動(dòng)一位,寄存數(shù)碼,1) 單向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,FF3,數(shù)據(jù)依次向左移動(dòng)，稱左移寄存器，輸入方式為串行輸入,Q,Q,Q,數(shù)碼輸入,再輸入

9、四個(gè)移位脈沖，1011由高位至低位依次從Q3端輸出,串行輸出方式,數(shù)碼輸入,左移寄存器波形圖,1,1,1,1,1,1,0,待存數(shù)據(jù),1011存入寄存器,從Q3取出,四位左移移位寄存器狀態(tài)表,1,2,3,1,0,1,并 行 輸 出,再繼續(xù)輸入四個(gè)移位脈沖,從Q3端串行輸出1011數(shù)碼,動(dòng)畫,右移移位寄存器,串行輸出,2) 并行、串行輸入/串行輸出寄存器,寄存器分類,并行輸入/并行輸出,串行輸入/并行輸出,并行輸入/串行輸出,串行輸入/串行輸出,3) 雙向移位寄存器,既能左移也能右移,RD,CP,S,左移輸入,待輸數(shù)據(jù)由 低位至高 位依次輸入,待輸數(shù)據(jù)由高位至低位依次輸入,1,0,1,右移輸入,移

10、位控制端,右移串行輸入,左移串行輸入,17.2 時(shí)序邏輯電路的分析,時(shí)序邏輯電路的特點(diǎn),輸出,時(shí)序,輸入,時(shí)鐘脈沖CP,觸發(fā)器的原狀態(tài),1、輸出Q在時(shí)鐘脈沖CP相應(yīng)的時(shí)刻才會(huì)發(fā)生變化,2、變化以后的輸出Q由對(duì)應(yīng)時(shí)刻的輸入決定,同步時(shí)序電路：電路中所有觸發(fā)器受同一時(shí)鐘CP控制，其狀態(tài)更新是同步的,異步時(shí)序電路：電路中，并非所有的觸發(fā)器都受同一個(gè)CP信號(hào)。 有的觸發(fā)器受時(shí)鐘CP控制，有的則受其它觸發(fā)器的輸出信號(hào)控制，其狀態(tài)更新有先有后，不同在CP下動(dòng)作,根據(jù)電路中觸發(fā)時(shí)刻,2、各觸發(fā)器的輸入（驅(qū)動(dòng)）方程,1、電路組成部分的分析,3、各觸發(fā)器的輸出（狀態(tài)）方程,4、列出電路的狀態(tài)表,5、畫出波形圖,

11、6、分析電路的邏輯功能,同步/異步 JK觸發(fā)器 D觸發(fā)器 各觸發(fā)器的動(dòng)作時(shí)刻,D？ J？，K,Qn+1,CP J、K、D Q,分析步驟,例：分析如圖所示的時(shí)序邏輯電路，設(shè)的初始狀態(tài)為“000,解：1、電路組成部分的分析,三個(gè)JK-FF，接在同一個(gè)CP,此電路是同步時(shí)序邏輯電路,JK-FF，在CP下降沿 時(shí)觸發(fā),2、輸入方程,3、輸出方程,4、列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程,CP,1,2,3,4,5,5、畫出波形圖,6,6、邏輯功能：同步六進(jìn)制加法計(jì)數(shù)器,例:分析圖示邏輯電路的邏輯功能,說明其用處。 設(shè)初始狀態(tài)為“000,解：1. 異步時(shí)序邏輯電路。 2. 寫出各觸發(fā)器J、K端和CP端的邏輯

12、表達(dá)式,解：當(dāng)初始狀態(tài)為“000”時(shí)， 各觸發(fā)器J、K端和C端的電平為,由表可知，經(jīng)5個(gè)脈沖循環(huán)一次，為五進(jìn)制計(jì)數(shù)器,2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程,CP1= Q0,由于計(jì)數(shù)脈沖沒有同時(shí)加到各位觸發(fā)器上，所以為異步計(jì)數(shù)器,異步五進(jìn)制計(jì)數(shù)器工作波形,17.4 計(jì)數(shù)器,計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等,17.4.1 二進(jìn)制計(jì)數(shù)器,按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù)，它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進(jìn)制計(jì)數(shù)器，需用 n個(gè)具有計(jì)數(shù)功能的觸發(fā)器,1. 異步二進(jìn)制加法計(jì)數(shù)器,異步計(jì)數(shù)器：計(jì)數(shù)脈沖C不是同時(shí)加到各位觸發(fā)器。最低

13、位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后,后級(jí)觸發(fā)器才能翻轉(zhuǎn),二 進(jìn) 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (CP,二進(jìn)制加法計(jì)數(shù)器狀態(tài)表,從狀態(tài)表可看出： 最低位觸發(fā)器來 一個(gè)脈沖就翻轉(zhuǎn) 一次，每個(gè)觸發(fā) 器由 1變?yōu)?0 時(shí)， 要產(chǎn)生進(jìn)位信號(hào), 這個(gè)進(jìn)位信號(hào)應(yīng) 使相鄰的高位觸 發(fā)器翻轉(zhuǎn),當(dāng)J、K=1時(shí)，具有計(jì)數(shù)功能，每來一個(gè)脈沖觸發(fā)器就翻轉(zhuǎn)一次,三位

14、異步二進(jìn)制加法計(jì)數(shù)器,在電路圖中J、懸空表示J、K=1,下降沿 觸發(fā)翻轉(zhuǎn),當(dāng)相鄰低位觸發(fā)器由1變 0 時(shí)翻轉(zhuǎn),異步二進(jìn)制加法器工作波形,每個(gè)觸發(fā)器翻轉(zhuǎn)的時(shí)間有先后，與計(jì)數(shù)脈沖不同步,用D觸發(fā)器構(gòu)成三位二進(jìn)制異步加法器,2、若構(gòu)成減法計(jì)數(shù)器CP又如何連接,思考,1、各觸發(fā)器CP應(yīng)如何連接,各D觸發(fā)器已接成T觸發(fā)器，即具有計(jì)數(shù)功能,2. 同步二進(jìn)制加法計(jì)數(shù)器,異步二進(jìn)制加法計(jì)數(shù)器線路聯(lián)接簡(jiǎn)單。 各觸發(fā)器是逐級(jí)翻轉(zhuǎn)，因而工作速度較慢,同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖同步,同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜,二 進(jìn) 制 數(shù) Q2 Q1 Q0

15、,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (CP,二進(jìn)制加法計(jì)數(shù)器狀態(tài)表,最低位觸發(fā)器FF0每來一個(gè)脈沖就翻轉(zhuǎn)一次,FF1：當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次,FF2：當(dāng)Q0=Q1= 1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次,四位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表,四位二進(jìn)制同步加法計(jì)數(shù)器級(jí)間連接的邏輯關(guān)系,由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路,觸發(fā)器翻轉(zhuǎn)條件,J、K端邏輯表達(dá)式,J、K端邏輯表達(dá)式,FF0,每輸入一C翻一次,FF1,FF2,FF3,J0 =K0 =1,Q0 =1,

16、J1 =K1 = Q0,Q1 = Q0 = 1,J2 =K2 = Q1 Q0,Q2 = Q1 = Q0 = 1,J3 =K3= Q2 Q1 Q0,加法,減法,計(jì)數(shù)脈沖同時(shí)加到各位觸發(fā)器上，當(dāng)每個(gè)到來后 觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài),由主從型 JK 觸發(fā)器組成的同步四位二進(jìn)制加法計(jì)數(shù)器,74LS161型四位同步二進(jìn)制計(jì)數(shù)器,a) 外引線排列圖； (b) 邏輯符號(hào),17.4.2十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器： 計(jì)數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對(duì)應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計(jì)數(shù)器,四位二進(jìn)制可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個(gè)狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有

17、不同的安排，這里僅介紹廣泛使用 8421編碼的十進(jìn)制計(jì)數(shù)器,1.同步十進(jìn)制計(jì)數(shù)器,十進(jìn)制加法計(jì)數(shù)器狀態(tài)表,十進(jìn)制同步加法計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器工作波形,常用74LS160型同步十進(jìn)制加法計(jì)數(shù)器, 其外引腳排 列及功能表與74LS161型計(jì)數(shù)器相同,2. 異步十進(jìn)制計(jì)數(shù)器,1) 74LS290型二-五-十進(jìn)制計(jì)數(shù)器,邏輯功能及外引線排列,1） R01 、 R02 ： 置“0”輸入端,邏輯功能,邏輯功能及外引線排列,1） S91 、 S92 ： 置“9”輸入端,邏輯功能,邏輯功能及外引線排列,計(jì)數(shù)功能,0,0,0,0,1,1,0,0,1,1,74LS290型計(jì)數(shù)器功能表,輸 入,輸 出,Q2,Q3,

18、Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一為“0,有任一為“0,計(jì)數(shù),置9,8421異步十進(jìn)制計(jì)數(shù)器,計(jì)數(shù)狀態(tài),2) 74LS290的應(yīng)用,5421異步十進(jìn)制計(jì)數(shù)器,工作波形,異步五進(jìn)制計(jì)數(shù)器,工作波形,如何構(gòu)成 N進(jìn)制計(jì)數(shù)器,反饋置“0”法：當(dāng)滿足一定的條件時(shí)，利用計(jì)數(shù)器的復(fù)位端強(qiáng)迫計(jì)數(shù)器清零, 重新開始新一輪計(jì)數(shù)。 利用反饋置“0”法可用已有的計(jì)數(shù)器得出小于原進(jìn)制的計(jì)數(shù)器。 例：用一片74LS290可構(gòu)成十進(jìn)制計(jì)數(shù)器，如將十進(jìn)制計(jì)數(shù)器適當(dāng)改接, 利用其清零端進(jìn)行反饋清零，則可得出十以內(nèi)的任意進(jìn)制計(jì)數(shù)器,用一片74LS290構(gòu)成十以內(nèi)的任意進(jìn)制計(jì)數(shù)器,

19、例：六進(jìn)制計(jì)數(shù)器,例：六進(jìn)制計(jì)數(shù)器,當(dāng)狀態(tài) 0110（6）出現(xiàn)時(shí)，將 Q2=1，Q1=1 送到復(fù)位端 R01和R02，使計(jì)數(shù)器立即清零。狀態(tài) 0110僅瞬間存在,74LS290為異步 清零的計(jì)數(shù)器,反饋置“0”實(shí)現(xiàn)方法,六進(jìn)制計(jì)數(shù)器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP1,CP0,計(jì)數(shù)脈沖,計(jì)數(shù)器清零,七進(jìn)制計(jì)數(shù)器,當(dāng)出現(xiàn) 0110（6）時(shí)，應(yīng)立即使計(jì)數(shù)器清零，重新開始新一輪計(jì)數(shù),當(dāng)出現(xiàn) 0111(7)時(shí)，計(jì)數(shù)器立即清零，重新開始新一輪計(jì)數(shù),計(jì)數(shù)器清零,二片74LS290構(gòu)成100以內(nèi)的計(jì)數(shù)器,例1：二十四進(jìn)制計(jì)數(shù)器,0010(2,0100(4,十位,個(gè)位,兩位十進(jìn)制計(jì)

20、數(shù)器(100進(jìn)制,例2: 六十進(jìn)制計(jì)數(shù)器,個(gè)位為十進(jìn)制，十位為六進(jìn)制。個(gè)位的最高位 Q3 接十位的 CP0 ，個(gè)位十進(jìn)制計(jì)數(shù)器經(jīng)過十個(gè)脈沖循環(huán) 一次，每當(dāng)?shù)谑畟€(gè)脈沖來到后 Q3由 1 變?yōu)?0，相當(dāng)于 一個(gè)下降沿，使十位六進(jìn)制計(jì)數(shù)器計(jì)數(shù)。經(jīng)過六十個(gè) 脈沖，個(gè)位和十位計(jì)數(shù)器都恢復(fù)為 0000,有兩個(gè)二-五-十進(jìn)制計(jì)數(shù)器， 高電平清零,十位 0100(4,個(gè)位 0110(6,計(jì)數(shù)脈沖,十位,個(gè)位,兩位十進(jìn)制計(jì)數(shù)器（100進(jìn)制,例：用一片74LS390構(gòu)成四十六進(jìn)制計(jì)數(shù)器,74LS192外引線排列圖,74LS192功能表,十進(jìn)制同步加 / 減計(jì)數(shù)器,21.3.4 環(huán)行計(jì)數(shù)器,工作原理,先將計(jì)數(shù)器置為

21、Q3 Q2 Q1 Q0=1000,而后每來一個(gè)C，其各觸發(fā)器狀態(tài)依次右移一位,即,環(huán)行計(jì)數(shù)器工作波形,環(huán)行計(jì)數(shù)器可作為順序脈沖發(fā)生器,21.3.5 環(huán)行分配器,環(huán)行分配器工作波形,可產(chǎn)生相移為 的順序脈沖,21.4 555定時(shí)器及其應(yīng)用,555定時(shí)器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。 555定時(shí)器在工業(yè)控制、定時(shí)、檢測(cè)、報(bào)警等方面有廣泛應(yīng)用,21.4.1 555定時(shí)器的結(jié)構(gòu)及工作原理,1. 分壓器：由三個(gè)等值電阻構(gòu)成,2. 比較器：由電壓比較器C1和C2構(gòu)成,3. R-S觸發(fā)器,4. 放電開關(guān)管T,VA,VB,輸出端,

22、電壓控制端,高電平觸發(fā)端,低電平觸發(fā)端,放電端,復(fù)位端,UCC,分壓器,比較器,R-S觸發(fā)器,放電管,調(diào)轉(zhuǎn),地,比較結(jié)果,1/3 UCC,不允許,2/3 UCC,綜上所述，555功能表為,1. 由555定時(shí)器組成的多諧振蕩器,多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號(hào)，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器,多諧振蕩器是一種常用的脈沖波形發(fā)生器,觸發(fā)器和時(shí)序電路中的時(shí)鐘脈沖一般是由多諧振蕩器產(chǎn)生的,21.4.2 定時(shí)器電路的應(yīng)用,1. 由555定時(shí)器組成的多諧振蕩器,接通電源,通電前 uC=0,1,2/3 UCC,C充電,C放電,1,1/3 UCC,接

23、通電源,C充電,C放電,例：多諧振蕩器構(gòu)成水位監(jiān)控報(bào)警電路,水位正常情況下，電容C被短接, 揚(yáng)聲器不發(fā)音；水位下降到探測(cè)器以下時(shí)，多諧振蕩器開始工作，揚(yáng)聲器發(fā)出報(bào)警,21.4.2 定時(shí)器電路的應(yīng)用,單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)。在未加觸發(fā)脈沖前，電路處于穩(wěn)定狀態(tài)；在觸發(fā)脈沖作用下，電路由穩(wěn)定狀態(tài)翻轉(zhuǎn)為暫穩(wěn)定狀態(tài)，停留一段時(shí)間后，電路又自動(dòng)返回穩(wěn)定狀態(tài),暫穩(wěn)定狀態(tài)的長(zhǎng)短，取決于電路的參數(shù)，與觸發(fā)脈沖無關(guān),2. 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器,單穩(wěn)態(tài)觸發(fā)器一般用做定時(shí)、整形及延時(shí),2. 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器,地,接通電源,2/3 UCC,0,1,1,Q=0,導(dǎo)通,1,穩(wěn)定狀態(tài),2. 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器,地,Q=1,截止,暫穩(wěn)狀態(tài),0,0,1/3 UCC,2. 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器,地,2/3 UCC,Q=1,0,1,穩(wěn)定狀態(tài),T導(dǎo)通，C通過T放電,uC 0,接通電源,上升到2/3 UCC,因此暫穩(wěn)態(tài)的長(zhǎng)短 取決于RC時(shí)間常數(shù),例1：?jiǎn)畏€(wěn)態(tài)觸發(fā)器構(gòu)成定時(shí)檢測(cè),例2：?jiǎn)畏€(wěn)態(tài)觸發(fā)器構(gòu)成短時(shí)用照明燈,若S未按下, 則 ui = 1,若S按下, 則 ui = 0,21.5 應(yīng)用舉例,21.5.1優(yōu)先裁決電路,工作原理,開始比賽時(shí)，按下復(fù)位開關(guān)S,1,未比賽時(shí)A1， A2為“0”復(fù)位開關(guān)S斷開,工作原理,不亮,不亮,0,0,1,1,亮,0,1,保