EDA實(shí)驗(yàn)五狀態(tài)機(jī)

1、實(shí)驗(yàn)五有限狀態(tài)機(jī)0900210204 吳韋艷一、實(shí)驗(yàn)?zāi)康?：本次實(shí)驗(yàn)通過 Verilog 硬件語言編寫摩爾型有限狀態(tài)機(jī)和米勒型有限狀態(tài)機(jī)， 掌握采用 有限狀態(tài)機(jī)產(chǎn)生各種控制信號的原理， 熟悉如何選用合適的有限狀態(tài)機(jī)進(jìn)行電路設(shè)計(jì)， 通過 實(shí)驗(yàn)進(jìn)一步了解原理圖編輯方法和仿真方法。二、實(shí)驗(yàn)要求 ：1、利用 Verilog 硬件語言，參考提供的源程序，設(shè)計(jì)一個(gè)采用摩爾型有限狀態(tài)機(jī)實(shí)現(xiàn)的 流水燈控制程序；2、利用 Verilog 硬件語言，參考提供的源程序，設(shè)計(jì)一個(gè)采用米勒型有限狀態(tài)機(jī)實(shí)現(xiàn)的 串行口發(fā)送程序；3、利用 Verilog 硬件語言，參考提供的源程序，設(shè)計(jì)一個(gè)采用米勒型有限狀態(tài)機(jī)實(shí)現(xiàn)的 串行口

2、接收程序；4 、利用原理圖編輯方法， 將串行口發(fā)送和接收模塊進(jìn)行連接， 實(shí)現(xiàn)完整的串行通信電路， 并對該電路進(jìn)行仿真。三、實(shí)驗(yàn)內(nèi)容1、米勒型有限狀態(tài)機(jī)實(shí)現(xiàn)的串行口發(fā)送源程序module s_tx(clk,en,dain,txd);input clk,en;input7:0 dain;output txd;reg 7:0 da_temp;reg txd;reg 3:0 state;parameter swait=4b0000,star=4b0001,s1=4b0010,s2=4b0011,s3=4b0100,s4=4b0101,s5=4b0110,s6=4b0111,s7=4b1000,s8=4

3、b1001,stop=4b1010;always (posedge en) da_temp=dain;always (posedge clk) if (!en) begin state=swait;txd=1;狀態(tài)轉(zhuǎn)換end else case(state) swait: begin state=star;txd=1; end star: begin state=s1; txd=0; end / s1: begin state=s2; txd=da_temp7; end s2: begin state=s3; txd=da_temp6; end s3: begin state=s4; txd=

4、da_temp5; end s4: begin state=s5; txd=da_temp4; end s5: begin state=s6; txd=da_temp3; end s6: begin state=s7; txd=da_temp2; end s7: begin state=s8; txd=da_temp1; end s8: begin state=stop; txd=da_temp0; end stop: begin state=stop; txd=1; end endcase endmodule2、米勒型有限狀態(tài)機(jī)實(shí)現(xiàn)的串行口接收源程序 module s_rx(clk,dain

5、,daout);input clk,dain; output 7:0 daout; reg 7:0 daout; reg 7:0 da_temp; reg 3:0 state; parameter star=4b0000, s1=4b0010, s2=4b0011, s3=4b0100, s4=4b0101, s5=4b0110, s6=4b0111, s7=4b1000, s8=4b1001, stop=4b1010;always (negedge clk) case (state) star: if (dain) state=star;elsestate=s1;/數(shù)據(jù)開始位為0s1:beg

6、i n state=s2; da_temp7=da in; end / s2:begi n state=s3; da_temp6=da in; end s3:begi n state=s4; da_temp5=da in; end s4:begi n state=s5; da_temp4=da in; end s5:begi n state=s6; da_temp3=da in; end s6:begi n state=s7; da_temp2=da in; end s7:begi n state=s8; da_temp1=da in; end /8 s8:begi n state=stop;

7、 da_temp0=da in; end /狀態(tài)轉(zhuǎn)換個(gè)狀態(tài)數(shù)據(jù)結(jié)束位為1stop:if (!da in)state=stop; elsebeginstate=star;daout=da_temp;endendcaseEn dmodule3、由s_tx和s_rx組成的電路iParameteri/sl jeB CCCCstarQcccrS1B-OTT52b cm&5Bc-iecd- cicrf? r rBHunrBiccrStopFcraniictcrValuestarEOTQO.sif rr；ir斗tiOCmeciocJ專rono !fcom-&7E!1000!, 1邊rworspehoid-4

8、、對以上電路做波形仿真即蛀鎖Ou鬼 GLDu11 m1ni.ui9站1 DdhTOT.lmnrrmmommr血IPa.iJ-：i3I)n uoiDjjtn )tasatJtoJMCto:CdOLL：（幗制|處DMMCC和沏切咔咖顒3euMlj:iih二】LLnnnjLTL_nJ二 r衛(wèi)1?(DOCSXYnrrrnflY hrnii5加.Q ftIW ,0 6E如0 p L嗽itWpE.tffl p tMOOtiwp KiB bia ismdJ 1H1r1 1 1T屮9 SiW)i；】pl 口 IQD WWK.： Kao)： a；r?nup.cuxX .1*3k.n_L1.611 .1_L.bi-LJL _TL廠l_a i：日 JwiHi.MefflltlJ；ALlHiBli.iwiiaI IE 13L