數(shù)電復(fù)習(xí)資料

1、v1.0 可編輯可修改數(shù)字電子技術(shù)典型題選、 填 空 題 （ 基 礎(chǔ) 型）1在數(shù)字電路中，邏輯變量的值只有 2 個。 2在邏輯函數(shù)的化簡中，合并最小項的個數(shù)必須是2n 個。3化簡邏輯函數(shù)的方法，常用的有公式 和 卡諾圖 。4邏輯函數(shù) A、B 的同或表達式為 AB= /A/B+AB 。 T 觸發(fā)器的特性方程 n+1Q = T/Qn+/TQn 。5.已知函數(shù) Y AB AC ，反函數(shù)Y = （A+/B）*/ （/A+C），對偶式 Y = （/A+B）*/（A+/C） 。64 線 10 線譯碼器又叫做 2-10 進制譯碼器，它有4 個輸入端和個輸出端 , 6 個不用的狀態(tài)。7組合邏輯電路的輸出僅取決

2、于該電路當(dāng)前的輸入信號, 與電路原來的狀態(tài)有關(guān)。8TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和高阻態(tài)狀態(tài)。9組成計數(shù)器的各個觸發(fā)器的狀態(tài)，能在時鐘信號到達時同時翻轉(zhuǎn)，它屬于同步計數(shù)器。10四位雙向移位寄存器 74LS194A的功能表如表所示。由功能表可知，要實現(xiàn)保持功能， 應(yīng)使，當(dāng) RD=1；S1=1,S0=0 時 ，電路實現(xiàn)功能。 74LS194A的功能表如下：S S工作狀態(tài)v1.0 可編輯可修改0置零100保持101右移110左移111并行輸入11若要構(gòu)成七進制計數(shù)器，最少用個觸發(fā)器，它有 個無效狀態(tài)。12根據(jù)觸發(fā)器結(jié)構(gòu)的不同，邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在 CP 邊沿 時， 其它時刻觸發(fā)

3、器保持原態(tài)不變。13用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法通常有三種，它們是級連法， 和。14由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若已知電阻 R=500K? ，電容 C=10F，則該 單穩(wěn)態(tài)觸發(fā)器的脈沖寬度 tw。15在 555 定時器組成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器三種電路中， 電路能自動產(chǎn)生脈沖信號，其脈沖周期 T。16. 用 555 定時器組成的三種應(yīng)用電路如圖所示，其中圖（ a）、（b）、（c）分別對應(yīng) 的電路名稱是（ a），（b），（c）17. A/D 轉(zhuǎn)換器的轉(zhuǎn)換過程包括 ， ， ， 四個步驟、填空題（綜合提高型）v1.0 可編輯可修改1施密特觸發(fā)器有 2 個穩(wěn)定狀態(tài)

4、 . ，單穩(wěn)態(tài)觸發(fā)器有 1 個穩(wěn)定狀態(tài) . ， 多諧振蕩器有 0 個穩(wěn)定狀態(tài)。2欲對 160個符號進行二進制編碼，至少需要位二進制數(shù)； 16路數(shù)據(jù)分配器，其地址輸入端有個；2n選 1的 MUX，其地址端有 個，其數(shù)據(jù)輸入端有個3欲構(gòu)成可將 1kHZ的脈沖轉(zhuǎn)化為 50HZ的脈沖的分頻器， 該電路至少需要用 5 個 觸發(fā)器；該電路共有 20 個有效狀態(tài)。某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該 計數(shù)器為 進制 法計數(shù)，它有 個有效狀態(tài)，該電路 （有或 無） 自啟動能力4隨機存儲器 RAM的電路結(jié)構(gòu)主要由、 和 三部分組成。為構(gòu)成 40968的 RAM，需要片 10244的 RAM芯片，并需要用位地址碼以完

5、成尋址操作。5. 8 位移位寄存器，串行輸入時經(jīng)個 CP脈沖后，將得到 8位數(shù)據(jù)的并行輸出；欲將其串行輸出，需經(jīng)個 CP脈沖后，數(shù)碼才能全部輸出。6分別寫出圖 1（a）、（ b）、（c）、（d）所示電路中的輸出函數(shù)表達式：Y4= /(AB)*/(BC) ；Y1=T Q Y2= /(AB) ； Y3=/(AB)7如圖所示電路的邏輯表達式F A B C D ， F=1 時的全部輸入變量取值組合v1.0 可編輯可修改有 12 個ABCD8如圖 2所示的組合邏輯電路中的 74138為3線-8 線譯碼器寫出圖 2 所示電路中各輸出函數(shù)的最簡與或表達式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.

6、 圖3是某 ROM存儲陣列的點陣圖， A3、A2、A1、A0為地址線，D3、D2、D1、D0為 數(shù)據(jù)線。試分別寫出 D3、D2、D1關(guān)于 A3、A2、A1、A0的邏輯表達式。 圖中的點 表示在行線和列線交叉處連接了存儲元件。D3 Y11 Y13 Y14D2 Y2 Y1 Y15D1 Y5 Y8Y4 AB CDY3 ABCD A B C DY2 AC BDY1 A BY0 C Dv1.0 可編輯可修改10. 由四位并行進位加法器 74LS283如圖所示，當(dāng) A=0時，X3X2X1X0=0111，Y3Y2Y1Y0=0100，Z3Z2Z1Z0=， W= 。電路功能為有符號數(shù)求和運算（加減運算） ： W

7、 Co A； Z X Y A AA0 時： Z XY1011； W Co0；二、選擇題：請將正確答案的序號填在橫線上1下列一組數(shù)中，是等值的。 （A7）16 （）2（ 166）10v1.0 可編輯可修改A 和B. 和 C. 和2. 在邏輯函數(shù)中的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大） ，則說明 化簡后 。A 乘積項個數(shù)越少 B. 實現(xiàn)該功能的門電路少C 該乘積項含因子少 3指出下列各式中哪個是四變量、的最小項（）A、；B、； C、；D、4的最小項之和的形式是。A.B.C.5. 在下列各種電路中，屬于組合電路的有 。A 編碼器B.觸發(fā)器C. 寄存器674LS138是 3 線-8 線譯

8、碼器，譯碼輸出為低電平有效，若輸入 A2A1A0=100時，輸 出=。.00010000 ， B. 11101111 C.78線 3線優(yōu)先編碼器 74LS148的優(yōu)先權(quán)順序是 I7 ，I6 ， I1 ，I0 ，輸出 Y2 Y1 Y0 ，輸入低電平有效，輸出為三位二進制反碼輸出。當(dāng) I7I6 ， I1I0 為時，輸 出 Y2 Y1 Y0 為 。A 011 B.100C. 1108在以下各種電路中，屬于時序電路的有。A 反相器 B.編碼器C. 寄存器 D.數(shù)據(jù)選擇器9RS觸發(fā)器當(dāng) R=S=0時， Qn+1=。A 0.1 CD. Q10施密特觸發(fā)器常用于對脈沖波形的。A延時和定時B. 計數(shù)與寄存 C

9、 整形與變換11. CPLD 是基于，F(xiàn)GPA是基于A 乘積項，查找表B 查找表，乘積項C 乘積項，乘積項D查找表，查找表12. 以下單元電路中，具有“記憶”功能的單元電路是 A、加法器；B 、觸發(fā)器；C、 TTL 門電路；D 、譯碼器；13. 對于 CMOS與門集成電路，多余的輸入端應(yīng)該v1.0 可編輯可修改A 接高電平 BC 懸空 D接低電平接時鐘信號如果 TTL電路的輸入端開路，相當(dāng)于接入A 邏輯 1 B 邏輯 0C 無法預(yù)測 D 有可能是邏輯 1 ，也有可能是邏輯 014. 摩根定律（反演律）的正確表達式是：A、 A B A B;B 、A BAB;C、 A B AB; D 、 A BA

10、B;觸發(fā)器實現(xiàn) T 觸發(fā)器的功能時，J，K應(yīng)該怎樣連接AJ=K=TBJ=K=D.CJ=0，K=1DJ=D，K=D16. 同步時序電路和異步時序電路比較，其差異在于后者。A. 沒有觸發(fā)器 B. 沒有統(tǒng)一的時鐘脈沖控制C. 沒有穩(wěn)定狀態(tài)D. 輸出只與內(nèi)部狀態(tài)有關(guān)17. 要使 JK觸發(fā)器的輸出 Q從 1 變成 0，它的輸入信號 JK應(yīng)為（）A. 00 B. 01C. 10D.無法確定18對于 T 觸發(fā)器，若原態(tài) Qn=1，欲使新態(tài) Qn+1=1，應(yīng)使輸入 T= 。. 1 C D. Q19. 下列觸發(fā)器中，沒有約束條件的是 。A. 基本 RS觸發(fā)器 B. 主從 RS觸發(fā)器 C. 同步 RS觸發(fā)器 D.

11、 邊沿 D觸發(fā)器20. 邏輯函數(shù)的表示方法中具有唯一性的是 。A . 真值表 B. 表達式 C. 邏輯圖 D. 卡諾圖3線優(yōu)先編碼器（ 74LS148）中， 8條輸入線 I0I7 同時有效時，優(yōu)先級最高為 I7 線，則輸出 Y2 Y1Y0 是（ ）A. 000 B. 010 C. 101 D. 11122. 七段顯示譯碼器是指（ ）的電路。A. 將二進制代碼轉(zhuǎn)換成 09 個數(shù)字 B.將 BCD碼轉(zhuǎn)換成七段顯示字形信號C. 將 09 個數(shù)轉(zhuǎn)換成 BCD碼D. 將七段顯示字形信號轉(zhuǎn)換成 BCD碼23. 邏輯數(shù) F=AC +AB +BC ，當(dāng)變量的取值為（）時，將出現(xiàn)冒險現(xiàn)象。A. B=C=1 B.

12、 B=C=0 C. A=1，C=0 D. A=0 ，B=024. 用 n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)模值是（）A. n B. 2n-1 C . 2n D. 2 n-1三、邏輯函數(shù)化簡與變換：v1.0 可編輯可修改1. 試求邏輯函數(shù) F 的反函數(shù)的最簡與或式， 并用與或非門實現(xiàn)電路F m(2,4,6,8)解：ABC ABCD 0CD AB 00 01 11 10001010100DB110000A C101100(a)F(b)F D AB AC2 證明下列各邏輯函數(shù)式： (A B)(A C) AB AC左式 =AAACBABC= ACAB(AA)BC= AB(1C)AC(1 B)= ABA

13、C =右式原式成立3. 將 下列 邏輯 函數(shù) 化 簡成 最簡 與 或及與 非 - 與非表 達式(答 案略)四 組 合邏 輯 電 路的 分 析與設(shè)計1、4選 1數(shù)據(jù)選擇器 74LS153 的功能表達式為 ：v1.0 可編輯可修改試寫出下圖電路輸出 z 的邏輯函數(shù)式。 /A/B+/AC+A/C2、設(shè)計一位 8421BCD碼的判奇電路， 當(dāng)輸入碼中， 1的個數(shù)為奇數(shù)時，輸出為 1，否 則為 0。（1）畫出卡諾圖，并寫出最簡“與或表達式” ；（2）用一片 8 選 1 數(shù)據(jù)選擇器 74LS151（功能符號見圖）加若干門電路實現(xiàn)，畫出 電路圖。解 ：（ 1）卡諾圖：最簡“與或式” ： Y ABCD ABC

14、D BCD BCD BCD ；（2）電路圖：v1.0 可編輯可修改3、 某組合邏輯電路的芯片引腳圖如題圖所示1分析題圖所示電路，寫出輸出函數(shù) F1、F2 的邏輯表達式，并說明該電路功能2假定用四路數(shù)據(jù)選擇器實現(xiàn)題圖所示電路的邏輯功能，請確定下圖所示 邏輯電路中各數(shù)據(jù)輸入端的值，畫出完善的邏輯電路圖。解： 1寫出電路輸出函數(shù) F1、F2 的邏輯表達式，并說明該電路功能F1 A B C ABC ABC ABC ABCF2 AC AB BC AC AB BC該電路實現(xiàn)全減器的功能功能10v1.0 可編輯可修改2假定用四路數(shù)據(jù)選擇器實現(xiàn)該電路的邏輯功能，請確定給定邏輯電路中各數(shù)據(jù) 輸入端的值，完善邏輯

15、電路。F1： D0 C,D1 C,D2 C,D3 CF2：D0 0,D1 A,D2 A,D3 143 線 -8 線 譯 碼 器 74LS138邏 輯 功 能 表 達 式 為 ， ， ， 正 常 工 作 時 ， S1 =1, S2=S3 =01、 試 寫 出 Z1 和 Z2的邏輯函數(shù)式。5、用 3線-8 線譯碼器 74LS138芯片設(shè)計一位全加器，可附加門電路，要求寫出真11v1.0 可編輯可修改值表、邏輯表達式，畫出邏輯電路圖SABCi ABCiABCi ABCi解： 真值表（略） . 邏輯表達式如下：Y1 Y2 Y4 Y7Y1 ?Y2 ?Y4 ?Y7Co ABCiABCi ABCiABCiY

16、3 Y5Y6 Y7 Y3 ?Y5 ?Y6 ?Y7邏輯電路圖如下：6 試用最少的與非門設(shè)計實現(xiàn)一個一位十進制數(shù) （用 8421BCD碼表示） 的四 舍五入電路，當(dāng)數(shù)碼大于等于 5 時輸出為 1，否則輸出為 0。要求列出真值表、卡諾 圖，寫出最簡表達式，并畫出邏輯電路圖： （1）直接用門電路實現(xiàn)；（2）用兩片 3-8 線譯碼器 74138 實現(xiàn)；（3）用 4-1MUX及必要的門電路實現(xiàn)。解：邏輯表達式為：m(5,6,7,8,9) A3 A2 A0 A2A11）；（2）（3）答案略，自己做！7、 由四位并行進位加法器 74LS283構(gòu)成下圖所示電路：（1）當(dāng) A=0時， X3X2X1X0=0011，

17、Y3Y2Y1Y0=0100求 Z3Z2Z1Z0=，W=12v1.0 可編輯可修改2）當(dāng) A=1時，X3X2X1X0=1001，Y3Y2Y1Y0=0101求 Z3Z2Z1Z0=，W=（3）寫出 X（X3X2X1X0）、Y（Y3Y2Y1Y0）、A與 Z（Z3Z2Z1Z0）、W之間的算法公式，并指出 其功能。解：（1）A0 時： Z X Y0111； WCo0； （2）A1 時： Z X Y 1 0100； W Co 0 ； （ 3）電路功能為有符號數(shù)求和運算（加減運算） ：W Co A ； Z X Y A A8、 用 74283 及 門電路構(gòu) 成一位 8421 BCD 碼 加法 器解：大于 9 或

18、有進位輸出，就加 6 同時輸出進位輸入四 位加 法 器四 位加 法 器4032 10 32 10 AAAA BBBB13v1.0 可編輯可修改五畫觸發(fā)器電路時序圖1、試畫出如圖所示電路在輸入波形 CP、 RD 及 D 作用下 Q1及 Q2的輸出波形設(shè)電路初態(tài) Q1Q2=11，且不計傳輸時延解：2、在數(shù)字系統(tǒng)設(shè)計時，常用如下左圖所示電路來檢測輸入信號的上升沿，已知輸入 信號 Din 如下右圖所示，設(shè)觸發(fā)器初態(tài)為 0，請畫出檢測輸出信號 DECT波形。14v1.0 可編輯可修改DECTCPDin3、試對圖 5 所示電路在輸入波形作用下， 畫出相應(yīng)的輸出波形 （假設(shè)初態(tài) Q1Q2=0）0CPDIFF

19、2CPDIQ1Q2CPDIQ1Q2Y六時序邏輯電路分析與設(shè)計15v1.0 可編輯可修改1、 試分析如圖所示的時序邏輯電路，要求：1）列出驅(qū)動方程、狀態(tài)方程（2）Q2、Q1、Q0狀態(tài)表，畫出狀態(tài)圖（3）畫出在 CP脈沖作用下三個觸發(fā)器的狀態(tài)信號和 Y的波形圖 ,設(shè)三個觸發(fā)器的初 態(tài)均為 0。解：（1）驅(qū)動方程： J0 = K0 = 1J1 = K1 = Q0nQ0n 1 Q0n Q1nQ0nQ1n Q0nQ1nQ2n 1Q1nQ0n Q2n Q1nQ0nQ2n2） 狀態(tài)表Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+100000100101001001101110010010110111

20、0110111111000觸發(fā)器構(gòu)成模 8 計數(shù)器，數(shù)據(jù)選擇器 74151產(chǎn)生所需序列16v1.0 可編輯可修改2、如圖 6 所示電路中 X 為控制端；試分析當(dāng) X=0和 X=1時電路的邏輯功能；寫出驅(qū)X/ ZQ1Q0動方程、狀態(tài)方程和狀態(tài)圖，并畫出當(dāng) X=1時的時序圖； （ 設(shè)初始狀態(tài) Q1Q0=11） 。ZJ0 K0 1J1 K1 X Q0Z XQ1Q0n1Q1J1Q1K1Q1(XQ0)Q1Q0Q1 X Q0 Q1Q0n 1J0Q0 K0Q0 Q0解：輸出方程和激勵方程：狀態(tài)方程 狀態(tài)圖 當(dāng)外部輸入 X=0 時，狀態(tài)轉(zhuǎn)移按 00 0110 1100規(guī)律變化， 實現(xiàn)模 4 加法計數(shù)器的功能；

21、 當(dāng) X=1時，狀態(tài)轉(zhuǎn)移按 00 11 1001 00規(guī)律變化，實現(xiàn)模 4 減法計數(shù)器的功能。所以， 該電路是一個同步模 4 可逆計數(shù)器。 X為加/ 減控制信號， Z為借位輸出3、分析如題圖所示時序邏輯電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和17v1.0 可編輯可修改輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。 并說明電路能否自啟動 （ 設(shè)初始狀態(tài)均 為零）。解：略，自行分析！4、電路如題圖所示，其中 RA=RB=10k ,C=f ，試問：1）在 Uk為高電平期間，由 555 定時器構(gòu)成的是什么電路，其輸出 U0的頻率 f0=2）分析由 JK 觸發(fā)器 FF1、FF2、FF3構(gòu)成的計數(shù)器電路，

22、要求：寫出驅(qū)動方程和狀 態(tài)方程，列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖；3）設(shè) Q3、Q2、Q1的初態(tài)為 000，Uk所加正脈沖的寬度為 Tw=6/f0 ，脈沖過后 Q3、 Q2、Q1將保持在哪個狀態(tài)18v1.0 可編輯可修改解：1）多諧振蕩器f0=476Hz2 ）寫出驅(qū)動方程、狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換 000-100-110-111-011-001- 回到 100 ；4、畫 出 題 圖 （ a）、（ b）的狀態(tài)轉(zhuǎn)換圖，分別說明它們是幾進制計數(shù)器19J1Q2n;J2Q3n;J3Q2n;K1Q2n;K2Q3n;K3Q1nQ1n 1Q2n Q1nQ2nQ1nQ2nQ2n1Q3n Q2nQ3nQ2nQ3

23、nQ3n 1Q2n Q3nQ1nQ3n3 ） Q3Q2Q1=10；0v1.0 可編輯可修改解 ： 11 進 制 ， 12 進 制 ， 67 進 制5、同步 4 位二進制集成計數(shù)器 CT74161的常用符號和功能表如圖示1). 說明圖示電路為幾進制計數(shù)器，并畫出其主循環(huán)狀態(tài)圖；2) . 用反饋清零法將其構(gòu)成一個同步 38 進制計數(shù)器。解：1)7 進制2)先同步級聯(lián)再反饋清零，CRLDCLKETEPQ3 Q2 Q1 Q00XXX0 0 0 010XXD3 D2 D1 D01111計數(shù)11X0X保持11XX0保持清零邏輯： CR=Q5Q2Q1(38=00100110圖) 略6、給出同步十進制集成計數(shù)器 CT74160的功能表。 74LS138為 3 線 8線譯碼器；1) 說明題圖所示電路中 CT74160 構(gòu)成的是幾進制計數(shù)器并畫出其有效循環(huán) 狀態(tài)圖；2) 畫出在圖 8 給定的 CP脈沖作用下輸出 Y的波形圖3) 用整體清零法將兩片 CT74160構(gòu)成一個同步 36 進制 BCD碼計數(shù)器。20v1.0 可編輯可修改解：（1）5 進制，0000000100100011010000002)3)先同步