微機(jī)原理及接口技術(shù)

1、第一題、單項(xiàng)選擇題（每題 1分，5道題共5分） 1、Pentium屬于位結(jié)構(gòu)的處理器 A、8 B、 16 C、32 D、64 2、馮？諾伊曼思想采用 B、二進(jìn)制形式表示數(shù)據(jù)和十進(jìn)制表示 A、二進(jìn)制形式表示數(shù)據(jù)和指令 指令 D、十進(jìn)制形式表示數(shù)據(jù)和二進(jìn)制表示 C、十進(jìn)制形式表示數(shù)據(jù)和指令 指令 3、預(yù)言了集成電路生產(chǎn)技術(shù)的發(fā)展規(guī)律。 o涇 A、馮？諾伊曼思想B、摩爾定律 C、IA-32 結(jié)構(gòu) D、軟件與硬件的等價(jià)性原理 4、IA-32處理器的地址總線具有個(gè) A、64 B、32 C、24 D、 16 5、指令處理的順序是 A、取指、譯碼、執(zhí)行 B、譯碼、取指、執(zhí)行 C、執(zhí)行、取指、譯碼 D、取指、

2、執(zhí)行、譯碼 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、微型機(jī)硬件主要由和系統(tǒng)總線等組成。 m A、處理器（CPU 17 B、存儲(chǔ)器 C、I/O 接口 D、操作系統(tǒng) E、外設(shè) 2、8086處理器具有的特性是 A、16位地址線 B、20位地址線 C、16位內(nèi)部結(jié)構(gòu) 廠 D、8位數(shù)據(jù)線 E、16位數(shù)據(jù)線 3、IA-32處理器支持的工作方式有。 A、實(shí)方式 眉 B、保護(hù)方式 C、系統(tǒng)管理方式 廠 D、高速緩存方式 口 E、指令流水線執(zhí)行方式 4、在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于物理機(jī)。 A、數(shù)字電路層 B、操作系統(tǒng)層 C、機(jī)器語言層 D、高級(jí)語言層 E、匯編語言層 5、Pentium 4及之

3、后的IA-32處理器具有多媒體指令。 A、 MMX B. SSE C、 SSE2 D、 SEE3 E、 3D NOW! 第三題、判斷題（每題1分，5道題共5分） 1、8086是16位結(jié)構(gòu)的Intel 80 x86系列處理器 正確錯(cuò)誤 2、微機(jī)主存只要使用 RAM芯片就可以了。 旦正確 錯(cuò)誤 3、處理器字長是處理器每個(gè)時(shí)間單位可以處理的二進(jìn)制位數(shù)。 *正確 r 錯(cuò)誤 4、時(shí)鐘頻率是處理器的基本性能參數(shù)之一。 冏正確 錯(cuò)誤 5、IA-32結(jié)構(gòu)的處理器包括Intel 80286 處理器。 已正確紅錯(cuò)誤 A、 寄存器間接 B、 寄存器 C、 寄存器相對(duì) D、 直接 E、 立即數(shù) 2、“ mov eax

4、,ebx+esi+80h ” 還可以書寫成 A、 mov eax,ebxsi+80h B、 mov eax, 80hebxesi c、 mov eax, 80hebx+esi D、 mov eax,ebx80hesi E、 mov eax, ebxesi80h 3、IA-32處理器的8個(gè)32位通用寄存器有. A、 EAX B、 ECX c、 ESI D、 EDI E、 EBP 4、IA-32處理器支持帶比例的存儲(chǔ)器尋址方式，其中比例可以是 A、 B、 C、 D、 E、 5、用于指明段基地址的寄存器有. A、 B、 C、 D、 E、 BS CS DS ES SS 第三題、判斷題（每題1分，5道題

5、共5分） 1、8086處理器中，讀取指令和執(zhí)行指令可以重疊操作。 正確 錯(cuò)誤 2、80減90（ 80- 90）需要借位，所以執(zhí)行結(jié)束后，進(jìn)位標(biāo)志 CF= 1。 正確 錯(cuò)誤 3、利用“ END偽指令就可以結(jié)束程序執(zhí)行，返回操作系統(tǒng)。 錯(cuò)誤 4、在IA-32的實(shí)方式下，將內(nèi)存物理地址35001H的轉(zhuǎn)換為邏輯地址，如果段地址為3400H,則其偏移 地址應(yīng)為1001H *正確 錯(cuò)誤 5、匯編程序（例如 MASM 般都提供大量的函數(shù)（過程）供程序員調(diào)用，所以匯編語言程序員通常不 需要直接利用操作系統(tǒng)的資源。 正確 錯(cuò)誤 1、十進(jìn)制數(shù)165用二進(jìn)制表達(dá)為 A、 11001101 B、 00100111 C

6、、 01001101 D、 10010101 2、對(duì)于十進(jìn)制數(shù)96,如果采用8位8421BCD碼表達(dá)，應(yīng)該是. A、 01100000B B、 10010110B C、 00000110B D、 10010000B “ mov eax,3456h ” 指令是一個(gè). .量傳送。 B、字節(jié)（8位） A、比特（1位） D。、字（16 位） D、雙字（32位） 4、設(shè)EAX= ABDFH則在執(zhí)行指令“ AND EAX, OIH ”后，EAX寄存器的內(nèi)容為. A、ABDFH B、 FFFFH C、0001H D、0000H 5、設(shè)EAX= 1000H, EBX= 2000H,則在執(zhí)行了指令“ SUB E

7、AX, EBX”后，標(biāo)志位 CF和ZF的值分別為 A、0, 0 B、0, 1 D、I , 1 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、將DL中小寫字母轉(zhuǎn)換為大寫，可用 扌旨令。 A、 add dl,20h B、 or dl ,20h C、 xor dl ,20h D、 and dl,20h E、 sub dl ,20h 2、同時(shí)使EAX寄存器和CF標(biāo)志清0的指令有. A、 mov eax,0 B、 xor eax,eax C、 or eax,0 D、 sub eax,eax E、 and eax,0 3、在DOS/Windows平臺(tái)，ASCII碼中控制光標(biāo)回到本行首位的回車字符，

8、可以表達(dá)為 A、 10 B、13 c、 Odh D、 07h E、 Obh 4、MASM支持的變量定義偽指令助記符有. A、 B、 word C、 dword D、 type E、 offset 5、指令“ POP EAX的功能，可以用如下. .兩條指令表示。 A、 sub eax,4 B、 sub esp,4 C、 add esp,4 D、 mov eax,esp E、 add eax,4 第三題、判斷題（每題1分，5道題共5分） 1、如果0307H是一個(gè)非壓縮BCD碼編碼，它表達(dá)的真值是 37。 *正確 錯(cuò)誤 2、邏輯運(yùn)算沒有進(jìn)位或溢出問題，此時(shí)CF和OF沒有作用，所以邏輯運(yùn)算指令如 AN

9、D OR等將CF和 設(shè)置為0。 正確 錯(cuò)誤 3、已知var是一個(gè)變量，語句“ add esi,byte ptr var”沒有語法錯(cuò)誤。 r正確 錯(cuò)誤 4、語句“ mov eax,ffh 沒有語法錯(cuò)。 正確 錯(cuò)誤 sub esi,edi ”是一條正確的IA-32處理器指令。 正確 錯(cuò)誤 第一題、單項(xiàng)選擇題（每題 1分，5道題共5分） 1、 IA-32處理器條件轉(zhuǎn)移指令 Jcc采用的指令尋址方式是尋址 * A、相對(duì)B、直接 卷C、寄存器間接二D、存儲(chǔ)器間接 2、 LOOP旨令順序執(zhí)行、不發(fā)生轉(zhuǎn)移的條件是。 OI（* A、EC冷 0B、EC冷 1 廠 C、EC0 2廠 D EC0 4 3、JA指令的

10、助記符還可以用表示。 A、JB r B、 JG 叵 C、JNBE r D、 JNA 4、標(biāo)號(hào)不會(huì)包含的屬性是 。 B A、near類型 B、 byte類型 匚 C、邏輯地址 r D、 far類型 5、主程序?qū)?shù)據(jù)本身傳遞給子程序，這是 已 A、傳數(shù)值的入口參數(shù) B、傳地址的入口參數(shù) 口 C、傳數(shù)值的岀口參數(shù) D、傳地址的岀口參數(shù) 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、IA-32處理器中，JMP指令支持的指令尋址方式有. A、 相對(duì)尋址 B、 直接尋址 c、 間接尋址 D、 立即數(shù)尋址 E、 寄存器尋址 2、說明JMP指令目標(biāo)地址范圍的詞匯有. A、 短轉(zhuǎn)移 B、 近轉(zhuǎn)移 C、

11、D、 E、 遠(yuǎn)轉(zhuǎn)移 段內(nèi)轉(zhuǎn)移 段間轉(zhuǎn)移 loop cont ”指令可以用兩條指令代替，它們是. A、 inc cx B、 dec cx C、 jz cont D、 jnz cont E、 jmp cont 4、循環(huán)結(jié)構(gòu)的程序通常包括 .部分。 A、 設(shè)置循環(huán)初值 B、 調(diào)用循環(huán) C、 循環(huán)體 D、 循環(huán)控制 E、 循環(huán)返回 5、實(shí)現(xiàn)主程序與子程序之間參數(shù)傳遞的方法有 A、 宏匯編 B、 文件包含 C、 寄存器傳遞 D、 共享變量傳遞 E、 堆棧傳遞 第三題、判斷題（每題1分，5道題共5分） 遼A、存儲(chǔ)器數(shù)據(jù)傳送到處理器 B、處理器數(shù)據(jù)傳送到存儲(chǔ)器 C、I/O數(shù)據(jù)傳送到處理器 D、處理器數(shù)據(jù)傳送

12、到I/O 2、8086處理器的數(shù)據(jù)總線是. 總、線。 A、單向兩態(tài) B、單向三態(tài) C、雙向兩態(tài) D、雙向三態(tài) 3、當(dāng)CPU與外設(shè)進(jìn)行數(shù)據(jù)傳送時(shí), 如果外設(shè)來不及處理數(shù)據(jù)，則可以通過. .信號(hào)提 出插入等待狀態(tài)的請(qǐng)求。 * A、READY B、INTR C、RESET D、HOLD 4、總線操作實(shí)現(xiàn)數(shù)據(jù)傳輸，可以不使用時(shí)鐘信號(hào)的同步方式是 A、同步時(shí)序 B、半同步時(shí)序 C、異步時(shí)序 D、交叉時(shí)序 5、8086處理器最小組態(tài)時(shí)，若 RD為低電平，M/IO*為高電平，則說明8086處理器處于. 總線周期。 A、存儲(chǔ)器讀 B、存儲(chǔ)器寫 C、I/O 讀 D、I/O 寫 1、子程序需要保護(hù)寄存器，包括保護(hù)

13、傳遞入口參數(shù)和岀口參數(shù)的通用寄存器。 J正確* 錯(cuò)誤 2、 測(cè)試ECX是否等于0,可以使用“ cmp ecx,0 ”指令，也可以使用“ test ecx,ecx 指令。 旦正確錯(cuò)誤 3、CS不變，只改變EIP值，不能改變程序的執(zhí)行順序。 已正確二錯(cuò)誤 4、條件轉(zhuǎn)移指令Jcc采用相對(duì)尋址方式獲得目標(biāo)地址。 *正確錯(cuò)誤 5、 進(jìn)入子程序后，將 EAX EBX和ECX按順序壓入堆棧，則子程序返回前彈出這些寄存器的順序是ECX EBX EAX 已正確錯(cuò)誤 操作。 1、8086處理器的M/IO*和RD引腳同時(shí)為低，說明其正在執(zhí)行. 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、最小組態(tài)下，808

14、6處理器與中斷有關(guān)的引腳有. A、 HOLD B、 HLDA C、 INTR D、 NMI E、 INTA* 2、8086處理器的引腳READ淇有. 特性。 A、 輸入 B、 輸出 口 C、 低電平有效 D、 高電平有效 回 E、 三態(tài) 3、8086處理器的基本讀寫控制引腳有- A、 M/IO* B、 WR* C、 RESET D、 INTR E、 RD* 4、總線帶寬是指單位時(shí)間傳輸?shù)臄?shù)據(jù)量，常使用的單位為 A、 兆赫茲（MHZ B、 兆字節(jié)每秒（MB/s） C、 位（bit ） D、 兆位每秒（Mb/s） E、位每秒（b/s ） 5、總線的基本數(shù)據(jù)傳輸類型是. A、 同步時(shí)序 B、 讀取（

15、Read） C、 寫入（Write） D、 異步時(shí)序 E、 半同步時(shí)序 第三題、判斷題（每題1分，5道題共5分） 1、處理器讀取存儲(chǔ)器操作數(shù)時(shí)和讀取代碼時(shí)，都發(fā)生存儲(chǔ)器讀的總線操作。 正確 錯(cuò)誤 2、由于總線具有共用的特點(diǎn)，所以某一時(shí)刻可以有多個(gè)發(fā)送者向總線發(fā)送信號(hào)。 錯(cuò)誤 3、ISA總線是指IBM PC/AT機(jī)上使用的系統(tǒng)總線，共有98線。 正確 錯(cuò)誤 4、執(zhí)行一條指令的過程被稱為指令周期。 正確 錯(cuò)誤 5、當(dāng)8086處理器需要等待指令執(zhí)行完成時(shí)，就插入等待狀態(tài) Tw。 正確 錯(cuò)誤 1、地址對(duì)齊的32位數(shù)據(jù)，存放于存儲(chǔ)器的起始地址的低2位是. A、00 B、01 C、10 D、 11 2、用

16、16MX 1的DRAM芯片組成128MB存儲(chǔ)容量，要使用 片。 A、128 B、64 3、相對(duì)其它譯碼方式，全譯碼方式的特點(diǎn)是。 懈A、地址唯一 rB、地址重復(fù) C、32 D、 16 D、譯碼最簡單 C、連接最簡單 4、SRAM芯片通常有一個(gè)輸出允許控制端0E*它對(duì)應(yīng)系統(tǒng)的信號(hào)。 B、IOW* V A、MEMW* C、IOR* D、MEMR* 5、在高性能微機(jī)的存儲(chǔ)系統(tǒng)中，是為了提高主存速度而增加的一個(gè)存儲(chǔ)器層次。 口 A、寄存器* B、高速緩存 D、閃速存儲(chǔ)器 c、虛擬存儲(chǔ)器 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、相對(duì)部分譯碼方式，全譯碼方式的特點(diǎn)有 A、 地址唯一 B、 地

17、址不重復(fù) C、 連接最簡單 D、 譯碼復(fù)雜 E、 地址重復(fù) 2、EEPRO芯片的特點(diǎn)有. A、 用電擦除 B、 用紫外線擦除 C、 需要刷新保持信息有效 D、 斷電后信息不丟失 E、 可以編程寫入 3、如果在8088處理器地址總線 A19A14= 111110時(shí)，選中某個(gè)存儲(chǔ)器芯片，則物理地 址將訪問這個(gè)存儲(chǔ)器芯片。 A、 FFFFFH B、FC000H C、 FB000H D、FAOOOH E、 F8000H 4、要構(gòu)建64MB主存空間，使用結(jié)構(gòu)存儲(chǔ)器芯片可以實(shí)現(xiàn)。 A、8 個(gè) 16MX 8 B、4 個(gè) 16MX 8 C、64 個(gè) 32MX 4 D、32 個(gè) 32MX 1 E、32 個(gè) 16

18、MX 1 5、對(duì)于32KX 8結(jié)構(gòu)的62256 SRAM芯片，具有特性。 A、8個(gè)數(shù)據(jù)引腳 B、16個(gè)數(shù)據(jù)引腳 C、16個(gè)地址引腳 D、15個(gè)地址引腳 E、256K位容量 第三題、判斷題（每題1分，5道題共5分） 1、采用全譯碼方式的存儲(chǔ)器，其任一單元都有唯一的確定地址 阿正確 廣錯(cuò)誤 2、DRAM、須定時(shí)刷新，否則所存信息就會(huì)丟失。 t* r 正確 錯(cuò)誤 3、高性能計(jì)算機(jī)的存儲(chǔ)系統(tǒng)基于各種存儲(chǔ)器件的特點(diǎn)，依據(jù)存儲(chǔ)訪問的局部性原理構(gòu)成層次結(jié)構(gòu)。 正確錯(cuò)誤 4、在存儲(chǔ)器芯片選中情況下，其內(nèi)部某個(gè)單元是否被選中，則是由芯片地址線進(jìn)行片內(nèi)譯碼決定的 匾S 正確錯(cuò)誤 5、74LS138譯碼器如果控制端

19、 E3為低無效，則輸出 Y0*Y7*至少有一個(gè)為低有效。 正確 錯(cuò)誤 1、在I/O電路的輸入接口中，一般都需要一個(gè) .環(huán)節(jié)。 A、鎖存 B、三態(tài)緩沖 D、模擬轉(zhuǎn)換 C、時(shí)鐘發(fā)生 2、I/O接口電路中，數(shù)據(jù)輸岀寄存器保存 三A CPC發(fā)往外設(shè)的數(shù)據(jù) B、 外設(shè)發(fā)往CPU的數(shù)據(jù) 口 C、I/O接口或外設(shè)的狀態(tài) D、 CPU給I/O接口或外設(shè)的命令 3、IA-32處理器可以處理. 個(gè)中斷。 A、3 B、 250 C、255 D、 256 4、IA-32處理器中，除法錯(cuò)中斷的向量號(hào)是. A、0 B、 1 C、2 D、3 5、DMA專送期間，控制數(shù)據(jù)傳送的部件是 口 A、處理器 B、DMA空制器 C、主

20、存儲(chǔ)器 D、外設(shè) 第二題、多項(xiàng)選擇題（每題 2分，5道題共10分） 1、IA-32處理器的IN/OUT指令中，尋址I/O地址的形式可以是. A、 0FFH B、 0FFFFH C、 BX D、 CX E、 DX 2、屬于IA-32處理器的I/O敏感指令的有. A、 IN B、OUT c、 PUSH D、 POP E、 STI 3、IA-32處理器的中斷類型包括. A、 除法錯(cuò)中斷 B、 進(jìn)位中斷 C、 非屏蔽中斷 D、 可屏蔽中斷 E、 溢出中斷 4、處理器的外部中斷包括. A、 溢出中斷 B、 非屏蔽中斷 c、 指令中斷 D、 可屏蔽中斷 E、 單步中斷 信號(hào)建立聯(lián)系，然 5、外設(shè)進(jìn)行DMA專送，首先需要與 DMA空制器和處理器通過. 后開始數(shù)據(jù)傳輸。 A、 DMA青求 B、 總線請(qǐng)求 C、 中斷請(qǐng)求 D、 DMA向應(yīng) E、 總線響應(yīng) 第三題、判斷題（每題1分，5道題共5分） 1、處理器并不直接連接外設(shè)，而是通過I/O接口電路與外設(shè)連接 正確錯(cuò)誤 2、執(zhí)行IN （ OUT指令時(shí)，CPU將產(chǎn)生輸入（輸出）總線周期。 旦正確 r 錯(cuò)誤 3、lntel 8086 支持I/O端口獨(dú)立編址方式。 *正確 r 錯(cuò)