組裝的作用和封裝技術(shù)的關(guān)系重點

1、組裝的作用和封裝技術(shù)的關(guān)系對于“組裝技術(shù)”，以往我們只是狹義地加以理解，認(rèn)為它是一種關(guān)于接合和裝配的生產(chǎn)技術(shù)。但是， 當(dāng)我們對產(chǎn)業(yè)今后的發(fā)展方向有了深入的了解后，應(yīng)該把“組裝技術(shù)”提到一個新的高度加以認(rèn)識，因為 它已經(jīng)成為實現(xiàn)高度多樣化的電子信息產(chǎn)品的關(guān)鍵性技術(shù)。關(guān)于組裝技術(shù)的未來作用， 可以歸納為如下幾類：1、使元器件/IC正常工作，充分發(fā)揮它們的功能；2、 保證所有部件之間的信息正常交換，以便實現(xiàn)作為功能部件的效能；3、把多個功能部件之間有機(jī)結(jié)合，實現(xiàn)作為系統(tǒng)設(shè)備的功能；4、系統(tǒng)和使用系統(tǒng)的人之間的信號交換，也就是說建立合適的人機(jī)接口；5、作為商品，利用組裝增添誘人的魅力，從而提高市場競爭

2、能力。上述的1、2兩項，與以往的認(rèn)識沒有什么不同；然而，另外3項的作用，作為今后組裝技術(shù)的應(yīng)用目標(biāo)，必須引起我們的重視。為了把這種組裝技術(shù)分解成為要素技術(shù)加以掌握，利用“組裝層級”的概念是有益的。組裝層級表示 的是用于實現(xiàn)系統(tǒng)功能的 LSI器件、封裝、模塊和系統(tǒng)等的實際層次和該層次的技術(shù)領(lǐng)域。組裝層級和半 導(dǎo)體封裝技術(shù)的關(guān)系，請參閱圖1所示。通常，把組裝層級用級別數(shù)字加以表示。AMI- 芯片再布塔.揮氏圖1 ：組裝層級和半導(dǎo)體封裝技術(shù)的關(guān)系- looofr半導(dǎo)體封裝技術(shù)包括組裝層級的級別1和級別2;其中，級別1是指在LSI器件上形成再布線層或外部引腳，如形成面焊盤和LSI內(nèi)部門電路的I/O端連

3、接再布線等技術(shù)領(lǐng)域。級別2是指LSI器件的封裝級，如像內(nèi)置互連基板，LSI的接合以及密封等技術(shù)領(lǐng)域，其主要是承擔(dān)上述的1、2兩項的作用。隨著電子信息產(chǎn)品的高速、多功能化和輕便小型化的發(fā)展，35項的作用變得愈來愈重要。封裝技術(shù)的現(xiàn)狀和發(fā)展動向為了滿足電子信息產(chǎn)品的功能要求，就要充分發(fā)揮岀半導(dǎo)體器件的性能。不難想象，半導(dǎo)體封裝技術(shù) 所起的作用將與日俱增， 因此，半導(dǎo)體封裝形式發(fā)展迅速 （詳見圖2所示）。如像以往是利用 QFP或TSOP 等外圍引腳型封裝形式；現(xiàn)在則是以BGA等焊球引腳封裝形式為主流；MCP和SIP將在今后日益普及起來。I BDtP l沖3Q1003001000圖2 LSI封裝形式的

4、發(fā)展半導(dǎo)體封裝所承擔(dān)的基本功能，可以簡單地概括為如下4個方面：A、芯片保護(hù)功能；B、實現(xiàn)電功能；C、提高處理性能和組裝接口的標(biāo)準(zhǔn)化；D、冷卻散熱功能。上述幾個方面今后也不會改變，但是所要求的具體內(nèi)容將會發(fā)生變化。一方面要滿足這些要求，更重要的是優(yōu)化岀滿意的性能/價格比。芯片保護(hù)隨著LSI封裝的薄小輕便化，密封水平從嚴(yán)密的氣密型向簡易的樹脂型發(fā)展。封裝尺寸小型、薄型和 多級層疊結(jié)構(gòu)化的進(jìn)展，導(dǎo)致在封裝領(lǐng)域里岀現(xiàn)許多重要研究課題，諸如，芯片保護(hù)、保持可靠性，進(jìn)而 減少電路板組裝后的應(yīng)力乃至確保接合可靠性等。實現(xiàn)電功能隨著LSI電路芯片的功耗增加和電路高速化，正確的信號波形輸入/輸岀、穩(wěn)定的電源火線

5、和地線系統(tǒng)以及降低電磁干擾的重要性與日俱增，特別是降低電源地線上的電感、直流電阻以及寄生電容尤為重要。關(guān) 于信號布線，力求增加輸入/輸出端數(shù)目減少布線長度、尋求阻抗匹配和削減LCR的離散。為了實現(xiàn)上述要求，LSI電路設(shè)計和相關(guān)聯(lián)的封裝設(shè)計以及電路板設(shè)計，都愈來愈重要起來。提高處理性能和組裝接口標(biāo)準(zhǔn)化已成為主流的焊球引腳封裝形式，其材料和結(jié)構(gòu)等將會復(fù)雜和多樣化，僅是依靠以往的技術(shù)是絕對不 行的。例如，對于焊球焊接后的檢測技術(shù)，電路板組裝后的結(jié)合部分檢查和薄型封裝的處理等都成為有待 研究的課題。今后，焊球引腳封裝形式的間距、尺寸、材料等的電路板組裝和接口的標(biāo)準(zhǔn)化，都成為重要 因素。冷卻散熱功能作為

6、今后的發(fā)展方向，在面向大多數(shù)產(chǎn)品的LSI電路芯片里，電力消耗有所增長。當(dāng)LSI的功耗約在23W以上時，在封裝上安裝散熱片或者散熱器，冷卻散熱功能成為應(yīng)當(dāng)強(qiáng)化的領(lǐng)域。若LSI的功耗在510W以上時，則必須強(qiáng)制冷卻；一旦 LSI功耗在50W到100W以上時，空氣冷卻技術(shù)已到了極限。針 對這樣的發(fā)展動向，冷卻散熱是必須研究的項目。主要封裝技術(shù)的發(fā)展趨勢電子信息產(chǎn)品的規(guī)?；蚬δ苁切涡紊?，它們所使用的LSI功能和集成度也都不一樣，LSI弓I腳數(shù)目也因用LSI的產(chǎn)品而不盡相同。今后的 LSI電路的引腳數(shù)目逐漸增長，詳見圖 3所示。3500圖3 LSI封裝引腳數(shù)目變化預(yù)測來瞬品髯Z從圖3可知，LSI的集

7、成度(門電路個數(shù))增加，相應(yīng)地 LSI引腳數(shù)也將增加。邏輯部件里的門電路 數(shù)和I/O端個數(shù)的關(guān)系，遵循 Roent法則，可用P=KG y墓叵凳獎硎盡T詒澩鍤街?，P是連接到邏輯部件 上的外部信號線數(shù)目 G表示邏輯部件里的門電路個數(shù)，K址十付紜冰 Ti oent常數(shù)。通過改變常數(shù)值，包括存儲器電路在內(nèi)的各種 LSI電路，都可用P=KG n B表達(dá)式。LSI引腳數(shù)目是確定封裝形式和組裝方式的重要因素之一。作為今后主要的半導(dǎo)體封裝形式，分3種加以考察，詳見圖4所示。也就是說，超小型封裝、超多引腳封裝和多芯片封裝MCP共計3種封裝形式。所討論的發(fā)展趨勢也是圍繞著這 3種封裝形式展開的。三稗聘勢平行發(fā)晨P

8、GAFCBGAPBGATBGATCiWLCSPSurface Mount lechnotogy)500圖4主要封裝技術(shù)的發(fā)展趨勢冬總片PKGSOP GFPTSOPFCBGA俎小顯PKG超小型封裝關(guān)于超小型封裝的形式，對象產(chǎn)品、技術(shù)動向和研究課題分別如表1所示。作為封裝對象的LSI是存儲器、消費電子產(chǎn)品和便攜式產(chǎn)品用LSI。對于存儲器LSI的封裝，今后幾乎是向100引腳以下的封裝形式發(fā)展。消費電子產(chǎn)品用LSI，向單片系統(tǒng)(System On a chip )方向邁進(jìn)，其引腳數(shù)目幾乎是維持在 200300 左右。便攜式產(chǎn)品用LSI，為提高性能向多引腳封裝形式發(fā)展，為了小型化，引腳數(shù)目也受到了限制。

9、雙 方制衡的結(jié)果是其引腳數(shù)目不可能大幅度增加；可以預(yù)測，引腳數(shù)目為300左右的LSI將成為主流封裝形式。尉裝形武芯片尺葉對蛙押郵引腳之間的間距獄容化晶/FCk 271 0- 0, e 0. &5堆疊對裝0. 5-0. 4- 0.竈価）（一律歆X。呂的運(yùn)度坯歩縮47對豊產(chǎn)品PDA f十人數(shù)字帥理進(jìn)一步小型窩密度化便惟式家電產(chǎn)品CSF購本*屮型化、可靠性晶圓 堤疊C SP表1超小型封裝領(lǐng)域存儲器芯為了實現(xiàn)低成本競爭，反復(fù)壓縮芯片面積，對于批量生產(chǎn)的存儲器芯片，其面積一般控制在 100mm2以下。在引腳數(shù)目40以下的領(lǐng)域里，即使是 TSOP型封裝，尺寸也不比芯片尺寸大很多，使用 BGA型封裝顯不出優(yōu)

10、勢來。但是，若是對于引腳數(shù)目在 40以上的產(chǎn)品，為了實現(xiàn)芯片尺寸封裝，作為BGA 型封裝是有利的。對于邏輯電路芯片，引腳數(shù)目在100300之間時，利用QFP型封裝已經(jīng)是很大的，所以必須采用BGA 封裝形式。特別是一旦引腳數(shù)達(dá)到300以上時，即使是0.80.5mm 的引腳間距，同芯片尺寸相比，封裝尺寸仍然是相當(dāng)大的。因此，今后引腳的間距一定會向細(xì)間距方向發(fā)展，特別是在CSP領(lǐng)域里，預(yù)計將要使用0.4mm0.3mm 的間距，詳情如圖 5所示。為了同時適應(yīng)多引腳數(shù)和小型化需求，從能夠得到更多引腳的方面考慮，選用焊球引腳封裝形式是有 利的。但是，從把焊球安裝到基板上的觀點考慮，焊球引腳封裝形式將帶來諸

11、多問題，如基板布線困難， 迫使基板多層化等。超多引腳封裝關(guān)于超多引腳封裝形式、對象產(chǎn)品、技術(shù)動向和課題的概要情況，分別如表2所示。OA機(jī)器（中規(guī)模系統(tǒng)）用LSI封裝，雖然已超過500個引腳，但是，由于要提高數(shù)據(jù)處理能力（帶寬）不得不增加信號引 腳，用于屏蔽干擾和饋電的電源地線的引腳也持續(xù)增長，可以預(yù)計，在不久的將來，封裝引腳數(shù)目達(dá)到1000以上將是主流封裝形式。高性能機(jī)器（高檔系統(tǒng)）用 LSI，因為性能具備最高優(yōu)先權(quán)，預(yù)計封裝的引腳數(shù) 目將達(dá)到3000至U 10000之間。封錢形式FC EGA內(nèi)更戛連基戰(zhàn)：肆求低腋水讓.FC P&A帶要幵發(fā)組婁型基掖亦H俛用FC IX-A對鎳產(chǎn)品PCM.銀務(wù)黠

12、罐應(yīng)鬲纏工也上利用器眼障世肉巨型計覽機(jī)壷互連墓根電容齡內(nèi)遜的對發(fā)髙謹(jǐn)化組兼可罪丸型對饕的電略撤組裝可覽性.表2超多引腳封裝領(lǐng)域超多引腳封裝之所以選擇BGA封裝結(jié)構(gòu)，不僅是適應(yīng)多引腳而且也是為了適應(yīng)高功耗和高速度要求。今后不僅是高檔系統(tǒng)，即使是在OA機(jī)器里，LSI電路之間的信號傳送頻率也將跨入GH2區(qū)域（參閱圖6）因此，布線電阻在高頻電流流過時產(chǎn)生壓降問題或布線的傳播延遲等問題，都顯現(xiàn)了岀來。3S003000ifjoaismionsoc0神9002 知8SOM加軸W7剛圖6 LSI芯片之間信號傳送頻率變化預(yù)測當(dāng)進(jìn)行具體分析時發(fā)現(xiàn)，供電電源低的情況下，LSI功耗很大（每 W消耗的電流很大），由于布

13、線精細(xì)化導(dǎo)致封裝內(nèi)布線電阻增大，同步信號數(shù)量增大和高速度（SSO噪聲干擾），電源/地線寄生電感問題，器件內(nèi)外布線延遲和干擾等諸多問題都有待研究。作為對策，必須竭力縮短器件內(nèi)部和封裝內(nèi)的電源/地線和信號布線長度，F(xiàn)C BGA封裝最適宜。LSI的I/O部分設(shè)計和封裝設(shè)計，都必須在3維解析的基礎(chǔ)上開展設(shè)計活動。多芯片封裝3所示。作為便攜式產(chǎn)品，如移動電話手CSP，緊接著于1999年開始實現(xiàn)了商品2001年時已有4芯片堆疊的產(chǎn)品上市。關(guān)于多芯片封裝形式，對象產(chǎn)品、技術(shù)動向和課題，參見表 機(jī)，對采用多芯片封裝（MCP ）或堆層封裝結(jié)構(gòu)非常積極。對于堆層CSP來說，早在1998年時就出現(xiàn)了兩芯片堆疊的 化

14、。2000年以后，在移動電話或信息通信終端里正式開始應(yīng)用，芯片的接合方法，雖說引線鍵合是主流工藝，但是FC技術(shù)也剛開始實用化，可以預(yù)測今后這兩種技術(shù)混 用的情況將會增加。堆層的CSP結(jié)構(gòu)實現(xiàn)了降低組裝面積和輕便化的目標(biāo)；而在功能方面，實現(xiàn)新一代大容量復(fù)合存儲器，或把控制用LSI、快閃存儲器和SRAM在單個封裝里構(gòu)成高功能系統(tǒng)LSI也是可能的?？梢灶A(yù)計，今后作為混合裝配不同種類器件的SIP將會實用化。開發(fā)用于 SIP的基本技術(shù)如下：構(gòu)筑SIP的設(shè)計/模擬環(huán)境 （A.平面圖；B.信號完整性；C.熱設(shè)計等）； SIP結(jié)構(gòu)工藝技術(shù)（A.精細(xì)多層布線技術(shù)；B.精細(xì)多引腳接合技術(shù)；C.芯片再布線、超薄形研

15、磨芯 片/粘合技術(shù)等）；檢測技術(shù)（A.簡易測試技術(shù)；b.裸芯片檢測技術(shù)；C.可靠性研究等）。人們殷切地期望上述的各項技術(shù)開發(fā)盡快進(jìn)入實用化階段。Mn爭芯片封酸堆層的CSPr 嘩型花UCF/MCW斑堆畫SEPFC連橫移動 ffiiS /PDA雉低成牛比力求降低越配成本對象產(chǎn)品光電模塊和檢測成本）高頻?？旄咝酝ュ粞b配不同卅類界萍i*ji萬功絶化埋容拽術(shù)開發(fā)績先時間SIP表3多芯片封裝領(lǐng)域今后課題作為今后的半導(dǎo)體封裝課題，不僅是封裝結(jié)構(gòu)自身的開發(fā)，而且把器件安裝到電路板上的工藝也成為最為關(guān)鍵的部分。這是因為布線板的精細(xì)化進(jìn)展不能適應(yīng)隨著LSI工藝規(guī)則精細(xì)化/高集成度化而帶來的LSI引腳間距縮小或引腳數(shù)目