第二章 基于8086的微型計(jì)算機(jī)組成(第二節(jié)存儲(chǔ)器)

1、第二節(jié) 內(nèi)部存儲(chǔ)器 2.2.1 存儲(chǔ)器概述 2.2.2 隨機(jī)存儲(chǔ)器（RAM） 2.2.3 只讀存儲(chǔ)器（ROM） 2.2.4 存儲(chǔ)器連接與擴(kuò)展 2.2.5 80868086與存儲(chǔ)器連接與存儲(chǔ)器連接 2.2.6 微機(jī)內(nèi)存儲(chǔ)器的組織 2.2.1 存儲(chǔ)器概述存儲(chǔ)器概述 存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或 用戶程序等用戶程序等。 半導(dǎo)體存儲(chǔ)器 （Memory） 隨機(jī)存取存儲(chǔ)器 （RAM） 只讀存儲(chǔ)器 （ROM） 靜態(tài)RAM（SRAM） 常用于Cache 動(dòng)態(tài)RAM（DRAM）常用于內(nèi)存條 掩膜ROM 可編程ROM（PROM） 紫外線可擦除的PROM（

2、EPROM） 電可擦除的PROM（EEPROM） 快擦寫存儲(chǔ)器（Flash Memory） 4. 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 u 從應(yīng)用角度可分為兩大類： u RAM具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。 u ROM在程序執(zhí)行時(shí)只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。在程序執(zhí)行時(shí)只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。 u 掩膜掩膜ROM不可改寫。不可改寫。 u 可編程可編程PROM、EPROM、E2PROM及及FLASH在在 一定條件下可改寫一定條件下可改寫。 2. 最大存取時(shí)間：最大存取時(shí)間： 訪問一次存儲(chǔ)

3、器（對指定單元寫入或讀出）所需要的時(shí)間， 這個(gè)時(shí)間的上限值即最大存取時(shí)間，一般為十幾ns到幾百ns。 從從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器輸出有效數(shù)據(jù)所需要的時(shí)間給出有效的存儲(chǔ)器地址到存儲(chǔ)器輸出有效數(shù)據(jù)所需要的時(shí)間 1. 容量：容量：指一個(gè)存儲(chǔ)器芯片能存儲(chǔ)的二進(jìn)制信息。 存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量=存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)每單元的數(shù)據(jù)位數(shù)每單元的數(shù)據(jù)位數(shù) 例：例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字節(jié)=8 bit；1KB=210字節(jié)=1024字節(jié)；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。

4、 2.2.2 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo) 3. 其他指標(biāo)：其他指標(biāo)：功耗，工作電源，可靠性，集成度，價(jià)格等。 一、一、RAM原理原理 構(gòu)成 存儲(chǔ)體（R-S觸發(fā)器構(gòu)成的存儲(chǔ)矩陣） 外圍電路 譯碼電路、緩沖器譯碼電路、緩沖器 I/O控制電路控制電路 2.2.3 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器(RAM) 1. 靜態(tài)靜態(tài)RAM（SRAM） 地 址 譯 碼 器 存儲(chǔ) 矩陣 數(shù) 據(jù) 緩 沖 器 0 1 2n-1 0 1 m 控制 邏輯 CS R/W n位 地址 m位 數(shù)據(jù) 存儲(chǔ)芯片內(nèi)部構(gòu)成示意圖存儲(chǔ)芯片內(nèi)部構(gòu)成示意圖 行線X 列線Y 六 管 基 本 存 儲(chǔ) 電 路 寫控制（高有效） 數(shù)據(jù)線

5、 讀控制（高有效） QQ 1. 存儲(chǔ)體存儲(chǔ)體 一個(gè)基本存儲(chǔ)電路能一個(gè)基本存儲(chǔ)電路能 存儲(chǔ)存儲(chǔ)1位位2#數(shù)。數(shù)。 （1）T1和和T2組成一個(gè)雙穩(wěn)組成一個(gè)雙穩(wěn) 態(tài)觸發(fā)器，用于保存數(shù)據(jù)。態(tài)觸發(fā)器，用于保存數(shù)據(jù)。 T3和和T4為負(fù)載管。為負(fù)載管。 （2）如如O1點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)Q，則則 O2點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)/Q。 （3）行選擇行選擇線有效（高電線有效（高電 平）時(shí)，平）時(shí)， O1 、 O2處的數(shù)據(jù)處的數(shù)據(jù) 信息通過門控管信息通過門控管T5和和T6送至送至 T7和和T8 。 （4）列選擇列選擇線有效（高電線有效（高電 平）時(shí)，平）時(shí)， T7和和T8處的數(shù)據(jù)信處的數(shù)據(jù)信 息通過門控管息通過門控管T7和和T

6、8送至芯送至芯 片片C的引腳，讀控制線有效的引腳，讀控制線有效 則輸出至數(shù)據(jù)線。則輸出至數(shù)據(jù)線。 2. 外圍電路外圍電路 （1）地址譯碼器 對外部地址信號(hào)譯碼， 用以選擇要訪問的單元。 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CE OE WE 0 1 1023 Y0 Y1 Y1023 D(I/O) 讀寫控制電路 地 址 譯 碼 器 單地址譯碼單地址譯碼（右圖1）： 譯碼器為10:1024， 譯碼輸出線 2101024 根。 引線太多，制造困難。 若要構(gòu)成若要構(gòu)成1K1b個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元， 需需10根地址線，根地址線，1根數(shù)據(jù)線。根數(shù)據(jù)線。 雙地址譯碼雙地址譯碼（右圖2

7、） ： u 有X、Y兩個(gè)譯碼器，每個(gè)有10/2個(gè) 輸入，210/2個(gè)輸出，共輸出210/2 210/2=210（1024）個(gè)狀態(tài)，而輸出 線只有2 210/2根。 u 兩個(gè)兩個(gè)5:32譯碼器組成行列形式選中單元，譯碼器組成行列形式選中單元， 大大減少引線。大大減少引線。 A0 A1 A2 A3 A4 Y0 31-0 Y31 CE OE WE D(I/O)讀寫 控制 電路 行 譯 碼 器 0-00-31 31-31 A5A6A7A8A9 X0 X31 列譯碼器 存儲(chǔ)體存儲(chǔ)體 I/O 緩緩 沖沖 X 譯譯 碼碼 Y譯碼譯碼 存儲(chǔ)器控存儲(chǔ)器控 制邏輯制邏輯 A0 A1 A P-1 APA P+1 A

8、K D0 D1 D N-1 R/W CE RAM基本結(jié)構(gòu)框圖基本結(jié)構(gòu)框圖 （2）I/O控制電路 ii.ii.接收R/W信號(hào) 0 0 寫有效寫有效 1 1 讀有效讀有效 i.i.接收片選信號(hào)（CECE或CSCS） 0 0 選中芯片選中芯片 1 1 未選中未選中 例：一片62256 為32K*8的RAM 地址線15根， 數(shù)據(jù)線8根， RAM的控制信 號(hào)為3根 （WE,OE,CE）。 常用RAM有： 6116 6264 62256 低功耗 CMOS SRAM， 容量8K8bit； DIP封裝，單一5V電源供電。 28PIN，輸入輸出電平與TTL兼容。最大存儲(chǔ)時(shí)間70120ns。 1. 引腳及其含義引

9、腳及其含義 二、典型芯片二、典型芯片HM6264BL Din 寫 0 1 0 Dout 讀 0 1 1 0 高阻 輸出禁止 1 1 1 0 高阻 低功耗 0 高阻 低功耗 1 I/O信號(hào) 工作方式 OE WE CS2 CS1 表表 5-1 HM6242BL工作方式工作方式 表表5-1為為HM6264BL工作方式真值表（功能表）。工作方式真值表（功能表）。 2. 工作方式工作方式 3. 讀寫周期時(shí)序讀寫周期時(shí)序 讀出時(shí)間tAA ：最大70ns，從地址有效到RAM數(shù)據(jù)線上出現(xiàn)穩(wěn)定 數(shù)據(jù)的時(shí)間。是RAM讀操作速度快慢的主要指標(biāo)。 讀周期 tRC： 70ns（mim）， 表示連續(xù)操作允許最小時(shí)間 。

10、它總是大于或等于讀出時(shí)間。 正確讀數(shù)： 地址有效經(jīng)tAA后 ，且片選信號(hào)有效經(jīng)tCO 及tOE后才 能收到數(shù)據(jù)。 （1）讀周期）讀周期 讀周期讀周期 時(shí)序時(shí)序 寫周期時(shí)序?qū)懼芷跁r(shí)序 要實(shí)現(xiàn)寫操作必須要CS1、CS2和WE都有效。 但在地址改變期間，WE必須為高，以防止地址變化期間可能 有誤碼寫入，破壞內(nèi)存數(shù)據(jù)。 為此，WE必須在地址有效以后經(jīng)過一段時(shí)間才有效，使地址 信號(hào)足夠穩(wěn)定。 注意：注意： （2）寫周期寫周期twc （定義同讀周期） 定義同讀周期） 在地址給定 且WE有效 一段時(shí)間后， 才可寫入數(shù) 據(jù)。 u（一）62256 62256是32K*8的CMOS靜態(tài)RAM 補(bǔ)充：典型存儲(chǔ)器芯片

11、和譯碼器芯片補(bǔ)充：典型存儲(chǔ)器芯片和譯碼器芯片 1 2 3 4 5 6 7 8 9 10 11 12 13 1415 16 17 18 19 20 21 22 23 24 25 26 27 28A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GNDD3 D4 D5 D6 D7 CS A10 OE A11 A9 A8 A13 WE VCC 1、62256引腳圖 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0OECSWE D7 D6 D5 D4 D3 D2 D1 D0 2、62256邏輯圖 62256工作表 （二）

12、3-8譯碼器74LS138 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16A B C G2A G2B G1 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 VCC 1、74LS138引腳圖 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A 2、74LS138原理圖 74LS138引腳功能 （1）片選信號(hào)：G1G2AG2B （2）CBA譯碼Y0到Y(jié)7有效 2. 動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM） 一、單管動(dòng)態(tài)基本存儲(chǔ)電路、單管動(dòng)態(tài)基本存儲(chǔ)電路（1或或0由電容由電容C上有無電荷決定）上有無電荷決定） 設(shè) 設(shè) T1導(dǎo)通時(shí)（字選線導(dǎo)通時(shí)（字

13、選線1），將 ），將 D1 寫入，則寫入，則C上有電荷。上有電荷。 字選線撤消，字選線撤消，T1截止。 截止。 T1導(dǎo)通（字選線導(dǎo)通（字選線1）才能讀 ）才能讀。 讀時(shí)： 讀時(shí)：D本為本為0，CD無電荷。無電荷。 導(dǎo)通時(shí)導(dǎo)通時(shí)C上電荷轉(zhuǎn)移到上電荷轉(zhuǎn)移到 CD 上，所以上，所以D為為1； 若若C上原無電荷，則上原無電荷，則D為為0； 電容電容C通常小于數(shù)據(jù)線上的通常小于數(shù)據(jù)線上的分布電容分布電容 CD， ，每個(gè)數(shù)據(jù)讀出后， 每個(gè)數(shù)據(jù)讀出后，C上的電荷經(jīng)上的電荷經(jīng) CD釋放，信息被破壞。釋放，信息被破壞。所以需要刷所以需要刷 新新周期性不斷充電。刷新時(shí)間周期性不斷充電。刷新時(shí)間 2ms8ms。（刷

14、新即在數(shù)據(jù)線上加電刷新即在數(shù)據(jù)線上加電 壓，給壓，給C充電，然后關(guān)斷充電，然后關(guān)斷T。）。） 字選線字選線 “1” 數(shù)據(jù)線數(shù)據(jù)線D”1” CD ES() ES() C T1 SD G PD424256的容量是256K4，片內(nèi)需log2256K=18個(gè)地址信號(hào)， 外接9根地址線，由內(nèi)部多路開關(guān)將外部18根地址線分兩次送入。 一、基于預(yù)測技術(shù)的一、基于預(yù)測技術(shù)的DRAM （超頁模式（超頁模式EDO DRAM） 動(dòng)、靜動(dòng)、靜RAM比較：比較： 動(dòng)：容量大，速度慢，功耗低，刷新電路復(fù)雜。 靜：容量小，速度快，功耗大，無刷新電路。 二、典型芯片二、典型芯片uPD424256uPD424256 5.2.3

15、 高速高速RAM（由由DRAM進(jìn)行改進(jìn)，因進(jìn)行改進(jìn)，因RAM價(jià)格高） 價(jià)格高） l edo dram 擴(kuò)展數(shù)據(jù)輸出（extended data outedo，有時(shí)也稱為超 頁模式）dram和突發(fā)式edo dram是兩種基于頁模式內(nèi)存的內(nèi) 存技術(shù)。edo技術(shù)在普通dram的接口上增加了一些邏輯電路， 利用了地址預(yù)測功能，縮短了讀寫周期并消除了等待狀態(tài)， 使得突發(fā)式傳送更加迅速，提高了數(shù)據(jù)的存取速度。 主要產(chǎn)品有主要產(chǎn)品有: Intel 2186、2187（8K8位)。 封裝形式有：封裝形式有：SIMM（Single In-line Memory Modle) 單邊沿連接插腳 DIMM（Dual

16、In-line Memory modle) 雙邊沿連接插腳 2.2.4 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） 掩膜ROM芯片所存儲(chǔ)的信息由芯片制造廠家完成，用戶不能修改。 掩膜ROM以有有/無無跨接 管子來區(qū)分0/1信息：有為0， 無（被光刻而去掉）（被光刻而去掉）為1。 1. 掩膜掩膜ROM和和PROM 一、掩膜一、掩膜ROM（Read Only Memory） 位線位線 字線字線 D3D2D1D0 單元單元0 1010 單元單元1 1101 單元單元2 0101 單元單元3 0110 典型的PROM基本存儲(chǔ)電路如下圖所示。 芯片出廠時(shí)，開關(guān)管T1與位線（數(shù)據(jù)線）之間以熔絲相連。 用戶可對其進(jìn)行

17、一次性編程（熔斷或保留熔絲以區(qū)分“1/0”）： PROM基本存儲(chǔ)電路基本存儲(chǔ)電路 二、二、PROM（Programmable ROM） PROM的寫入要由專用的電 路（大電流、高電壓）和程 序完成。 2. 可擦除的可擦除的PROM 一、一、EPROM（紫外線可擦除）紫外線可擦除） 1. 基本存儲(chǔ)電路基本存儲(chǔ)電路 （浮柵上的電荷（浮柵上的電荷 形成光電流泄漏）形成光電流泄漏） （擦除后內(nèi)（擦除后內(nèi) 容全為容全為“1” ） G S D 通?？苫Q。引腳OE，CE都 為0時(shí)，D0D7端可讀到數(shù)據(jù)。 Vpp=12.5V或更高時(shí)，可寫 入，有專用寫入器。 2. 典型芯片典型芯片（27系列）系列） 271

18、6 2K8bit 2732 4K8bit 27512 64K8bit u 如：27256為32K8 EPROM 1 2 3 4 5 6 7 8 9 10 11 12 13 1415 16 17 18 19 20 21 22 23 24 25 26 27 28Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GNDD3 D4 D5 D6 D7 CE A10 OE A11 A9 A8 A13 A14 VCC 1、27256引腳圖 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CE OE D7 D6 D5 D4 D

19、3 D2 D1 D0 2、27256邏輯圖 二、二、EEPROM 特點(diǎn)：特點(diǎn)： 1. 在線改寫，簡單，在單一 在線改寫，簡單，在單一5V電源電源 下即可完成。下即可完成。 2. 擦除與寫入同步，約擦除與寫入同步，約10ms。有些有些 E2PROM設(shè)有寫入結(jié)束標(biāo)志以供查詢或設(shè)有寫入結(jié)束標(biāo)志以供查詢或 申請中斷。申請中斷。 3. 一般為并行總線傳輸，如：一般為并行總線傳輸，如：2864， 引腳與引腳與2764完全兼容，最大存取時(shí)間完全兼容，最大存取時(shí)間 200ns，編程與工作電壓均為編程與工作電壓均為5V。 4. 具備具備RAM、ROM的優(yōu)點(diǎn)的優(yōu)點(diǎn),但寫入時(shí)但寫入時(shí) 間較長。間較長。 三、三、OT

20、PROM（One Time PROM） ） 除了沒有擦除窗口，其他工藝與EPROM完全相同?？捎闷胀?編程器對其編程（只能一次）。 四、快擦寫存儲(chǔ)器四、快擦寫存儲(chǔ)器（Flash memory) 類似 類似EEPROM。它采用一種非揮發(fā)性存儲(chǔ)技術(shù)，即掉電后數(shù)據(jù)信它采用一種非揮發(fā)性存儲(chǔ)技術(shù)，即掉電后數(shù)據(jù)信 息可以長期保存息可以長期保存 。又能在線擦除和重寫又能在線擦除和重寫，擦除的是整個(gè)存儲(chǔ)器陣列或擦除的是整個(gè)存儲(chǔ)器陣列或 者是一個(gè)大的存儲(chǔ)單元塊，而不是一個(gè)字節(jié)一個(gè)字節(jié)的擦除。需幾秒者是一個(gè)大的存儲(chǔ)單元塊，而不是一個(gè)字節(jié)一個(gè)字節(jié)的擦除。需幾秒 鐘時(shí)間，但擦除次數(shù)有限。鐘時(shí)間，但擦除次數(shù)有限。 產(chǎn)品

21、型號(hào)有： 28F256 32K8bit 29010 128K8bit 5.4 存儲(chǔ)器連接與擴(kuò)充存儲(chǔ)器連接與擴(kuò)充 需考慮的問題需考慮的問題 總線連接（AB、CB、DB） 時(shí)序配合 驅(qū)動(dòng)能力 若用存貯芯片構(gòu)成存貯系統(tǒng)，或?qū)σ延械拇尜A系統(tǒng)進(jìn)行容量擴(kuò)充時(shí)， 需要通過總線將RAM、ROM芯片同CPU連接起來，并使之協(xié)調(diào)工作。 2.2.5 存儲(chǔ)器芯片選擇存儲(chǔ)器芯片選擇 一、類型選擇一、類型選擇 RAM存儲(chǔ)用戶的調(diào)試程序、程序的中間運(yùn)算結(jié)果及掉 電時(shí)無需保護(hù)的I/O數(shù)據(jù)及參數(shù)等。 SRAM 與CPU連接簡單，無需接口電路，在小型系 統(tǒng)中、智能儀表中采用。 DRAM 集成度高，但需刷新電路，與CPU的接口復(fù)

22、雜，僅在需要較大存貯容量的計(jì)算機(jī)產(chǎn)品中應(yīng)用。 ROM具有非易失性。 EPROM 存放系統(tǒng)（監(jiān)控）程序，無需在線修改的 參數(shù)。 E2PROM數(shù)據(jù)、參數(shù)等有掉電保護(hù)要求的數(shù)據(jù)。 特別：特別：利用后備電源，配合掉電保護(hù)電路，也可以保證靜態(tài) RAM在掉電后數(shù)據(jù)不丟失。 在第二章的在第二章的CPU時(shí)序介時(shí)序介 紹中了解到：紹中了解到： CPU進(jìn)行讀操作時(shí)，什么進(jìn)行讀操作時(shí)，什么 時(shí)候送地址信號(hào)時(shí)候送地址信號(hào), 什么時(shí)候什么時(shí)候 從數(shù)據(jù)線上讀數(shù)據(jù)從數(shù)據(jù)線上讀數(shù)據(jù), 其時(shí)序其時(shí)序 是固定的。是固定的。 從從T1狀態(tài)開始到地址信號(hào)狀態(tài)開始到地址信號(hào) 有效：有效：TCLAVmax=110ns （地址有效延遲）地

23、址有效延遲） 對對MEM，從外部輸入地址信號(hào)有效，到把內(nèi)部數(shù)據(jù)送至數(shù)據(jù)總線從外部輸入地址信號(hào)有效，到把內(nèi)部數(shù)據(jù)送至數(shù)據(jù)總線 上的時(shí)序也是固定的，由存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和制造工藝決定。上的時(shí)序也是固定的，由存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和制造工藝決定。 6264讀取時(shí)間讀取時(shí)間tAAmax70ns 二、存儲(chǔ)器芯片與二、存儲(chǔ)器芯片與CPU的時(shí)序配合的時(shí)序配合 MEM與與CPU工作速度的匹配問題。工作速度的匹配問題。 80888088讀周期時(shí)序（讀周期時(shí)序（4.774.77MHzMHz時(shí)）時(shí)） 2.2.6 存儲(chǔ)器容量擴(kuò)充存儲(chǔ)器容量擴(kuò)充 當(dāng)單片存儲(chǔ)器芯片的容量不能滿足系統(tǒng)容量要求時(shí)，可多片組合以 擴(kuò)充位數(shù)擴(kuò)充位數(shù)或存貯

24、單元數(shù)存貯單元數(shù)。 本節(jié)以RAM擴(kuò)充為例，ROM的處理方法與之相同。 =2（片） 一、位數(shù)擴(kuò)充一、位數(shù)擴(kuò)充 例：例：用8K8bit的6264擴(kuò)充形成8K16bit的芯片組，所需芯片： 8K16bit 8K8bit 方法方法 兩個(gè)芯片的地址線兩個(gè)芯片的地址線、片選信號(hào)片選信號(hào) 及讀及讀/寫控制線分別互連；寫控制線分別互連； 兩個(gè)芯片的數(shù)據(jù)線各自獨(dú)立，兩個(gè)芯片的數(shù)據(jù)線各自獨(dú)立， 一片作低一片作低8位（位（D0D7）, 另一片另一片 作高作高8位（位（D8D15）。）。 即，每個(gè)即，每個(gè)16位數(shù)據(jù)的高、低字位數(shù)據(jù)的高、低字 節(jié)節(jié) 分別存于兩個(gè)芯片，一次讀分別存于兩個(gè)芯片，一次讀/寫寫 操作同時(shí)訪問兩

25、個(gè)芯片中的同地操作同時(shí)訪問兩個(gè)芯片中的同地 址單元。址單元。具體連接如右。具體連接如右。 二、單元數(shù)擴(kuò)充二、單元數(shù)擴(kuò)充 例：例：用8K8bit的6264擴(kuò)充形成32K8bit的存儲(chǔ)區(qū),需要的8K8 芯片數(shù)為：32K/8K=4（片） 8K8芯片 A14 A13 A12A0 地址范圍 0 0 0 000至1110000H1FFFH 1 0 1 000至1112000H3FFFH 2 1 0 000至1114000H5FFFH 3 1 1 000至1116000H7FFFH 連接時(shí)：連接時(shí)： A0A12，D7D0，R/W等同名信號(hào)連接在一起。 由于容量的擴(kuò)充，增加了兩位地址線，譯碼后產(chǎn)生 4個(gè)片選信

26、號(hào)，用于區(qū)分4個(gè)芯片。 這樣，32K的地址范圍在4個(gè)芯片中的分配為： v 稱地址線稱地址線A0A12實(shí)現(xiàn)片內(nèi)尋址，實(shí)現(xiàn)片內(nèi)尋址，A13A14實(shí)現(xiàn)片間尋址。實(shí)現(xiàn)片間尋址。 v 當(dāng)單元數(shù)與位數(shù)都要擴(kuò)充時(shí)，將以上兩者結(jié)合起來。 當(dāng)單元數(shù)與位數(shù)都要擴(kuò)充時(shí)，將以上兩者結(jié)合起來。如：如： 用用8K8芯片構(gòu)成芯片構(gòu)成32K 16存儲(chǔ)區(qū)，需要存儲(chǔ)區(qū)，需要42個(gè)個(gè)芯片。芯片。 （1）先擴(kuò)充位數(shù)，每）先擴(kuò)充位數(shù)，每2個(gè)芯片一組，構(gòu)成 個(gè)芯片一組，構(gòu)成4個(gè)個(gè)8K16芯片組；芯片組； （2）再擴(kuò)充單元數(shù)，將這）再擴(kuò)充單元數(shù)，將這4個(gè)芯片組組合成 個(gè)芯片組組合成32K16存儲(chǔ)區(qū)。存儲(chǔ)區(qū)。 擴(kuò)充連接圖擴(kuò)充連接圖 2.2.

27、7 8086與存儲(chǔ)器連接與存儲(chǔ)器連接 1全譯碼法全譯碼法片內(nèi)尋址未用的片內(nèi)尋址未用的全部全部高位地址線都參加譯碼，譯碼高位地址線都參加譯碼，譯碼 輸出作為片選信號(hào)，使得每個(gè)存貯器單元地址唯一。輸出作為片選信號(hào)，使得每個(gè)存貯器單元地址唯一。 譯碼電路比較復(fù)雜。一般用3-8譯碼器或可編程器件等實(shí)現(xiàn)。 2.部分譯碼法部分譯碼法除片內(nèi)尋址外的高位地址的除片內(nèi)尋址外的高位地址的一部分一部分來譯碼產(chǎn)生片來譯碼產(chǎn)生片 選信號(hào)選信號(hào)（簡單簡單） 3.線選法線選法用除片內(nèi)尋址外的高位地址線中的用除片內(nèi)尋址外的高位地址線中的任一根任一根做為片選信做為片選信 號(hào)，直接接各存儲(chǔ)器的片選端來區(qū)別各芯片的地址。號(hào)，直接接

28、各存儲(chǔ)器的片選端來區(qū)別各芯片的地址。 設(shè)設(shè)CPU引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動(dòng)器），可以連接存引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動(dòng)器），可以連接存 貯器或貯器或I/O接口電路。接口電路。 以以8088系統(tǒng)總線與系統(tǒng)總線與SRAM連接為例， 連接為例，AB、CB、DB如何連？如何連？ 例：例：用用4片片6264構(gòu)成構(gòu)成32K8的存貯區(qū)。的存貯區(qū)。 片內(nèi)地址連接片內(nèi)地址連接A0A12，高位地址線高位地址線A19A13譯碼后產(chǎn)生譯碼后產(chǎn)生6264的片選的片選 信號(hào)。一般有三種譯碼方式：信號(hào)。一般有三種譯碼方式： 例：例：用用4片片6264構(gòu)成構(gòu)成32K8的存貯區(qū)。的存貯區(qū)。 1. 全譯碼法全譯碼法 高位地

29、址線高位地址線A19A13全部參加譯碼，產(chǎn)生全部參加譯碼，產(chǎn)生6264的片選信號(hào)。的片選信號(hào)。 注：注：MEMW=IO/M+WR MEMR=IO/M+RD 整個(gè)32K8存儲(chǔ)器的地址范圍： 00000H07FFFH 僅占用8088 1M容量的32K地址范圍。 全譯碼的優(yōu)點(diǎn) 地址唯一實(shí)現(xiàn) 地址連續(xù) 便于擴(kuò)充 部分譯碼法部分譯碼法 除片內(nèi)尋址外的高位地址 的一部分來譯碼產(chǎn)生片選信號(hào)（簡單簡單）。 缺點(diǎn)：缺點(diǎn)：地址重疊，每個(gè)地址有 2（2015）= 25個(gè)重疊地址。 令未用到的高位地址全為令未用到的高位地址全為0，則稱，則稱 為基本存貯器地址。為基本存貯器地址。 3線選法線選法 用除片內(nèi)尋址外的高位地

30、 址線中的任一根做為片選信號(hào)，直接 接各存儲(chǔ)器的片選端來區(qū)別各芯片的 地址。 特點(diǎn)：特點(diǎn)： 線選法也有地址重疊區(qū)。 地址不連續(xù)，但簡單。 芯片A19A17A16A13A12A0地址范圍 0 0000111 000至111 0E000H0FFFFH 1 0001011 000至111 16000H17FFFH 2 0001101 000至111 1A000H1BFFFH 3 0001110 000至111 1C000H1DFFFH 例： 例：用線選法產(chǎn)生4片6264 （0#3#） 片選信號(hào)： A16A13用作片選， A19A17未用， 其它信號(hào)（數(shù)據(jù)線，讀寫信號(hào)）的 連接同圖5-18。 這時(shí)，32