課程設(shè)計(jì)（論文）點(diǎn)陣LED顯示的設(shè)計(jì)報(bào)告

1、 點(diǎn)陣led顯示的設(shè)計(jì)1課程設(shè)計(jì)指標(biāo)（1）實(shí)現(xiàn)點(diǎn)陣led的動態(tài)掃描。 （2）在點(diǎn)陣led顯示學(xué)生自己的中文名字、班級和學(xué)號。（3）兩個(gè)功能鍵：1)、啟動顯示，2)、停止顯示。2課程設(shè)計(jì)的總體方案2.1 方案比較在1616led發(fā)光二極管點(diǎn)陣上顯示漢字的方式有兩種：第一種方法是滾屏顯示學(xué)生班級，姓名，學(xué)號，另一種方法是每次顯示一個(gè)漢字，一秒鐘后刷新顯示第二個(gè)漢字，再一秒鐘后刷新顯示第三個(gè)漢字，依次刷新顯示班級和學(xué)號數(shù)。循環(huán)顯示以上內(nèi)容。對于前一種方案，可以依次對多漢字抽取像素信息，并按順序排隊(duì)存放于rom之中，這樣便可得到一個(gè)待顯示數(shù)據(jù)序列。然后通過尋址的方法來控制該數(shù)據(jù)序列的釋放過程，就可實(shí)現(xiàn)

2、在1616 led 發(fā)光二極管點(diǎn)陣上滾動顯示多漢字信息的目的。這種方法雖然看起來比較簡單，但是實(shí)現(xiàn)起來卻有許多困難，由于滾屏顯示是將需要顯示的內(nèi)容當(dāng)成一個(gè)整體，即是在行方向上看成許多漢字排成一排，然后通過指針順序控制漢字的顯示，而對于在vhdl語言中指針的使用這方面的內(nèi)容我們接觸不多，沒有經(jīng)驗(yàn)，因此做起來比較困難。而且，如果滾屏顯示時(shí)間把握得不好，那么顯示的效果將會受到很大的影響。而采用刷新顯示對時(shí)間方面要求比較低，容易控制。而且刷新顯示比較符合我們的習(xí)慣。2.2 方案選擇 通過上述比較，我們決定采用方案二。3設(shè)計(jì)的詳細(xì)原理3.1 系統(tǒng)結(jié)構(gòu)及工作原理led點(diǎn)陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系

3、統(tǒng)機(jī)作為cpu來實(shí)現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時(shí)，由于單片機(jī)的輸入/輸出端口（i/o）有限，采用此方式的成本將大大增加，系統(tǒng)和程序的設(shè)計(jì)難度也急劇增加；而且，當(dāng)系統(tǒng)完成后修改、改變顯示方式或擴(kuò)展時(shí)，所需改動的地方比較大，甚至有可能需要重新設(shè)計(jì)；另外，在以顯示為主的系統(tǒng)中，單片機(jī)的運(yùn)算和控制等主要功能的利用率很低，單片機(jī)的優(yōu)勢得不到發(fā)揮，相當(dāng)于很大得資源浪費(fèi)。如果采用現(xiàn)場可編程邏輯器件作為cpu來設(shè)計(jì)控制器，選擇合適的器件，利用器件豐富的i/o口、內(nèi)部邏輯和連線資源，采用自頂而下的模塊化設(shè)計(jì)方法，可以方便地設(shè)計(jì)整個(gè)顯示系統(tǒng)。由于pld器件的外圍器件很少，且可以利用pld的編程端口（可復(fù)用）進(jìn)行在系

4、統(tǒng)編程，使得系統(tǒng)的修改、顯示方式的改變和擴(kuò)展都變的非常簡單、方便。本系統(tǒng)采用單個(gè)1616led點(diǎn)陣逐列左移（或右移）顯示漢字或字符，需顯示漢字或符號的1616點(diǎn)陣字模已經(jīng)存放在字模存儲器中。顯示控制器由復(fù)雜可編程邏輯器件（cpld）epm7128slc84-15來實(shí)現(xiàn)，系統(tǒng)組成原理框圖如圖1所示。系統(tǒng)原理是pld控制模塊首先產(chǎn)生點(diǎn)陣字模地址，并從存儲器讀出數(shù)據(jù)存放在16位寄存器中，然后輸出到led點(diǎn)陣的列，同時(shí)對點(diǎn)陣列循環(huán)掃描以動態(tài)顯示數(shù)據(jù)，當(dāng)需要顯示數(shù)據(jù)字模的列和被選中的列能夠協(xié)調(diào)配合起來，就可以正確顯示漢字或符號。 圖1點(diǎn)陣顯示控制器原理框圖3.2 控制器設(shè)計(jì)及工作原理從框圖中可以看出，系

5、統(tǒng)的關(guān)鍵在于控制器的設(shè)計(jì)。led點(diǎn)陣顯示數(shù)據(jù)地址的產(chǎn)生、點(diǎn)陣列掃描和需顯示數(shù)據(jù)的配合以及點(diǎn)陣顯示方式控制的實(shí)現(xiàn)都必須由控制器來實(shí)現(xiàn)。對單個(gè)1616led點(diǎn)陣顯示控制器進(jìn)行設(shè)計(jì)的頂層邏輯原理圖如圖2所示。圖2 控制器頂層電路原理圖原理圖中包含5個(gè)模塊，其中sequ模塊產(chǎn)生讀信號rdn和10位地址線（ad9.0）中的最低位地址ad0，ad0和其它模塊產(chǎn)生的地址配合，通過8位數(shù)據(jù)線（data7.0）從存儲器讀出列高字節(jié)（ad0=1時(shí)）和低字節(jié)（ad0=0時(shí)），由于1616點(diǎn)陣字模數(shù)據(jù)為32個(gè)字節(jié)，每列含兩個(gè)字節(jié)即16位，它由hout7.0和lout7.0 來構(gòu)成；模塊r由adclk提供一個(gè)慢時(shí)鐘構(gòu)成

6、16進(jìn)制計(jì)數(shù)器，它的輸出送給r模塊，為變模計(jì)數(shù)器r提供一個(gè)模，通過模的規(guī)律變化以控制點(diǎn)陣按照左移或右移等顯示方式進(jìn)行顯示；模塊decode4_16是一個(gè)416譯碼器，其輸出l15.0連接到led點(diǎn)陣的列，可選中1616led點(diǎn)陣的某列，并顯示sequ模塊輸出的點(diǎn)陣高低字節(jié)（字模）數(shù)據(jù)；模塊r為點(diǎn)陣顯示控制的核心，為了實(shí)現(xiàn)點(diǎn)陣漢字從右到左逐列移動顯示，它由r模塊提供的模，在r內(nèi)部構(gòu)成兩個(gè)變模計(jì)數(shù)器，其中一個(gè)用來產(chǎn)生讀字模數(shù)據(jù)的地址ad4.1，另外一個(gè)產(chǎn)生1616led點(diǎn)陣列掃描選擇地址r3.0，列掃描選擇地址由decode4_16譯碼后輸出；模塊rdd為字選擇計(jì)數(shù)器，其輸出可以控制多塊led顯示

7、器的顯示及其顯示方式。為了實(shí)現(xiàn)字符由右到左逐列移動顯示，模塊r內(nèi)部設(shè)計(jì)了兩個(gè)由r控制的變模加法計(jì)數(shù)器，其中r3.0為列掃描控制線。3.3 系統(tǒng)擴(kuò)展以上為顯示單個(gè)字符系統(tǒng)，若要同時(shí)顯示多個(gè)字符時(shí)，可以按照圖1加入虛線框內(nèi)部分，并且模塊rdd設(shè)計(jì)成r的格式，把a(bǔ)d4作為rdd的記數(shù)脈沖即可。按照epm7128slc8415的資源（64個(gè)i/o口，2個(gè)全局時(shí)鐘，1個(gè)全局復(fù)位和5個(gè)可復(fù)用專用端口，5000個(gè)等效邏輯門，192個(gè)內(nèi)部寄存器），若不外部擴(kuò)展譯碼器，可以有效控制約16個(gè)字符的顯示；而采用外部譯碼器時(shí)，可以控制的字符數(shù)將大大增加，但須注意時(shí)鐘clk的頻率需要提高，以視覺不能看到整個(gè)字符的閃爍為

8、基準(zhǔn)。4系統(tǒng)軟件設(shè)計(jì)控制核心模塊r采用vhdl語言設(shè)計(jì)，在開發(fā)軟件max+plus 10.2中實(shí)現(xiàn)，詳細(xì)程序見附錄a。從程序可以看出，隨著r從0000到1111不斷變化，即實(shí)現(xiàn)了系統(tǒng)時(shí)鐘對點(diǎn)陣led的不停掃描。當(dāng)r=0000時(shí)，即讀出第一個(gè)字符的第一列并顯示在led的第1列；當(dāng)r=0001時(shí)，即讀出第一個(gè)字符的第一、二列并顯示在led的第1、2列由此類推，由于系統(tǒng)掃描時(shí)鐘為1khz，掃描速度比較快，因此，當(dāng)完成一次掃描時(shí)，在人眼視覺差的作用下會看到整個(gè)的字符好像是靜態(tài)顯示的一樣。然后，在通過控制rdd按一定時(shí)間在一定的范圍順序自增，每自增1則顯示一個(gè)漢字，這樣就能實(shí)現(xiàn)多個(gè)漢字的刷新顯示了。5設(shè)

9、計(jì)的仿真和運(yùn)行結(jié)果以上程序在max+plus10.2上仿真驗(yàn)證結(jié)果如圖3所示。 圖3 r模塊仿真時(shí)序圖在設(shè)計(jì)中，應(yīng)注意模塊sequ的記數(shù)時(shí)鐘clk頻率的選擇應(yīng)遠(yuǎn)遠(yuǎn)大于模塊r的記數(shù)時(shí)鐘adclk的頻率，r的記數(shù)時(shí)鐘為地址最低位ad0，字選擇計(jì)數(shù)器的時(shí)鐘脈沖為16進(jìn)制模塊r的最高位out3。這樣， r3.0變化的足夠快，在點(diǎn)陣led上可以看到完整的字符，并當(dāng)r記數(shù)到15產(chǎn)生進(jìn)位返回到0時(shí)，字選擇模塊rdd獲得一個(gè)記數(shù)脈沖并加1（上升沿觸發(fā)），此后將顯示下一個(gè)字符。6、結(jié)論以上點(diǎn)陣字符顯示系統(tǒng)在開發(fā)軟件max+plus10.2上經(jīng)仿真驗(yàn)證無誤。另外，由于器件含有豐富的可編程連線資源，當(dāng)系統(tǒng)顯示方式和

10、顯示字符個(gè)數(shù)變化時(shí)，只需要通過開發(fā)工具修改控制器的控制邏輯和連接關(guān)系，再將修改完成的程序通過下載電纜下載到器件即可，而電路板可以不做任何改動，可見，系統(tǒng)的維護(hù)和修改是極其方便和容易的。當(dāng)然，由于clpd的驅(qū)動能力有限，當(dāng)點(diǎn)陣led顯示亮度不夠時(shí)，需要添加led驅(qū)動電路以得到合適的led顯示亮度。7.心得體會兩周的eda課程設(shè)計(jì)時(shí)間雖然很短暫，但我從中獲益匪淺.首先對eda這門課程有了更深刻的了解，因?yàn)檎n程設(shè)計(jì)本身要求將以前所學(xué)的理論知識運(yùn)用到實(shí)際的電路程序設(shè)計(jì)當(dāng)中去，在設(shè)計(jì)的過程中，我無形中便加深了對vhdl語言的了解及運(yùn)用能力，并且對課本以及以前學(xué)過的知識有了一個(gè)更好的總結(jié)與理解；以前的ed

11、a實(shí)驗(yàn)只是針對某一個(gè)小的功能設(shè)計(jì)，而eda課程設(shè)計(jì)對我們的總體電路的設(shè)計(jì)的要求更嚴(yán)格，需要通過翻閱復(fù)習(xí)以前學(xué)過的知識確立了實(shí)驗(yàn)總體設(shè)計(jì)方案，然后逐步細(xì)化進(jìn)行各模塊的設(shè)計(jì)；其次，在程序仿真的過程中總會出現(xiàn)一些問題，需要我們細(xì)心解決，所以這兩周下來，我對程序故障的排查能力有了很大的提高；再次，通過此次課程設(shè)計(jì)，我對altera公司的max+plus軟件從編譯、排錯到波形仿真、下載到fpga器件上仿真都有了一定的掌握。也加強(qiáng)了發(fā)現(xiàn)問題，解決問題的能力，同時(shí)還學(xué)會了和他人的有效合作、高效率的解決問題，這對我們以后的工作和學(xué)習(xí)的幫助都很有用處。參考文獻(xiàn)電子技術(shù)實(shí)驗(yàn)指導(dǎo)書，李國麗，朱維勇主編，中國科技大學(xué)

12、出版社。電子技術(shù)基礎(chǔ) 模擬部分（第四版），康華光主編，高教出版社。數(shù)字電子技術(shù)基礎(chǔ)（第四版），閻石主編，高教出版社。eda技術(shù)基礎(chǔ)，譚會生主編，湖南大學(xué)出版社。eda技術(shù)實(shí)用教程，李洋主編，機(jī)械工業(yè)出版社。附錄a 程序清單library ieee; use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity dot_led is port(clk :in std_logic; -系統(tǒng)時(shí)鐘(1khz) key: in std_logic_vector(1 downto 0);-功能鍵，key=01,啟動顯示；key=10，

13、停止顯示 r:out std_logic_vector(3 downto 0); -點(diǎn)陣led行輸入,當(dāng)r=0000, 表示第一列有效. l:out std_logic_vector(15 downto 0); -點(diǎn)陣led列輸入 end dot_led; architecture display of dot_led is signal rdd:std_logic_vector(3 downto 0);-控制顯示一個(gè)漢字或字符的時(shí)間 signal ldd:std_logic_vector(3 downto 0);-ldd用來選擇掃描的列 signal cnt0: integer range

14、0 to 2000; signal temp: std_logic_vector(1 downto 0); begin process(clk,key) begin if (key=11) then cnt01999 then cnt0=0;temp=key; else cnt0=cnt0+1; end if; end if; end process; process(clk) variable cnt: integer; variable tmp:std_logic_vector(3 downto 0); begin if clkevent and clk=1 then if cnt5000

15、00 then cnt:=cnt+1; else cnt:=0; if tmp=1100 then tmp:=0000; else tmp:=tmp+1; end if; end if; end if; rdd=tmp; end process; process(clk) variable tmb:std_logic_vector(3 downto 0); begin if clkevent and clk=1 then if tmb=1111 then tmb:=0000; else tmb:=tmb+1; end if; end if; ldd r=0000; l r=0001; l r=

16、0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0001and temp=01 then -子 case ldd is when 0000 = r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l

17、 r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0010and temp=01 then -06 case ldd is when0000 = r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111

18、; lnull; end case; elsif rdd=0011and temp=01 then -02 case ldd is when 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0100and temp=01 then -班 case ldd is wh

19、en 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0101and temp=01 then -吳 case ldd is when 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l

20、 r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0110and temp=01 then -云 case ldd is when 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100;

21、 l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=0111and temp=01 then -20 case ldd is when 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=1000and t

22、emp=01 then -06 case ldd is when0000 = r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=1001and temp=01 then -57 case ldd is when 0000= r=0000; l r=0001; l r=0010;

23、l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101; l r=1110; l r=1111; lnull; end case; elsif rdd=1010and temp=01 then -17 case ldd is when 0000= r=0000; l r=0001; l r=0010; l r=0011; l r=0100; l r=0101; l r=0110; l r=0111; l r=1000; l r=1001; l r=1010; l r=1011; l r=1100; l r=1101