第一章 課程緒論與EDA概述_第1頁
第一章 課程緒論與EDA概述_第2頁
第一章 課程緒論與EDA概述_第3頁
第一章 課程緒論與EDA概述_第4頁
第一章 課程緒論與EDA概述_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、清華大學(xué)出版社 焦素敏焦素敏 主編主編 l第第1章章 EDA概述概述 l第第2章章 可編程邏輯器件可編程邏輯器件 l第第3章章 EDA設(shè)計(jì)流程與開發(fā)工具設(shè)計(jì)流程與開發(fā)工具 l 第第4章章 VHDL硬件描述語言硬件描述語言 返回返回 第第5 5章章 VHDLVHDL程序設(shè)計(jì)基礎(chǔ)程序設(shè)計(jì)基礎(chǔ) 返 回 EDA (Electronics Design Automation ) ,電子設(shè)計(jì)自動(dòng)化電子設(shè)計(jì)自動(dòng)化 技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù),是電子設(shè)計(jì)技技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù),是電子設(shè)計(jì)技 術(shù)和電子制造技術(shù)的核心,它是在先進(jìn)的計(jì)算機(jī)工作平臺(tái)上術(shù)和電子制造技術(shù)的核心,它是在先進(jìn)的計(jì)

2、算機(jī)工作平臺(tái)上 開發(fā)出來的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具,并提供了先開發(fā)出來的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具,并提供了先 進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。 一、教學(xué)目的與地位一、教學(xué)目的與地位 *目的:目的:掌握掌握EDA技術(shù)的理論知識(shí)、設(shè)計(jì)方法和技能,應(yīng)用技術(shù)的理論知識(shí)、設(shè)計(jì)方法和技能,應(yīng)用 EDA技術(shù)完成電子設(shè)計(jì),實(shí)現(xiàn)電路功能。技術(shù)完成電子設(shè)計(jì),實(shí)現(xiàn)電路功能。 *地位:地位:應(yīng)用性很強(qiáng)的主干技術(shù)基礎(chǔ)課程,計(jì)劃應(yīng)用性很強(qiáng)的主干技術(shù)基礎(chǔ)課程,計(jì)劃40學(xué)時(shí),其中學(xué)時(shí),其中 實(shí)驗(yàn)與綜合實(shí)踐學(xué)時(shí)實(shí)驗(yàn)與綜合實(shí)踐學(xué)時(shí)14學(xué)時(shí),前續(xù)課為模擬與數(shù)字電子技術(shù)。學(xué)時(shí),前續(xù)課為模擬與數(shù)字電子技術(shù)。 進(jìn)

3、行課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)和參加工作所必需的電子設(shè)計(jì)基本進(jìn)行課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)和參加工作所必需的電子設(shè)計(jì)基本 理論知識(shí)、方法與必備的基本能力和技能。理論知識(shí)、方法與必備的基本能力和技能。 l二、教學(xué)基本要求教學(xué)基本要求 可編程器件(模擬和數(shù)字)、可編程器件(模擬和數(shù)字)、EDA開發(fā)系統(tǒng)軟件、開發(fā)系統(tǒng)軟件、 硬件描述語言(三要素)和電子線路設(shè)計(jì)(傳統(tǒng)硬件描述語言(三要素)和電子線路設(shè)計(jì)(傳統(tǒng) 與現(xiàn)代)與技能訓(xùn)練。與現(xiàn)代)與技能訓(xùn)練。 考核方法考核方法 l課程考試實(shí)行平時(shí)成績(jī)、期末理論考試和實(shí)踐操作考課程考試實(shí)行平時(shí)成績(jī)、期末理論考試和實(shí)踐操作考 試相結(jié)合試相結(jié)合“三位一體三位一體”的方式。的方式。 l

4、具體實(shí)施具體實(shí)施 傳統(tǒng)設(shè)計(jì)與由傳統(tǒng)設(shè)計(jì)與由EDAEDA技術(shù)實(shí)現(xiàn)的電子設(shè)計(jì)技術(shù)實(shí)現(xiàn)的電子設(shè)計(jì)實(shí)物對(duì)比實(shí)物對(duì)比 返回返回 l1. EDA的定義的定義 EDAEDA是電子設(shè)計(jì)自動(dòng)化是電子設(shè)計(jì)自動(dòng)化(Electronic Design (Electronic Design Automation)Automation)的縮寫,是從的縮寫,是從CADCAD、CAMCAM、CATCAT、CAECAE 的概念發(fā)展而來的。的概念發(fā)展而來的。 EDAEDA技術(shù)就是以計(jì)算機(jī)為基本工作平臺(tái),以硬件技術(shù)就是以計(jì)算機(jī)為基本工作平臺(tái),以硬件 描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式,以描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式,以

5、EDAEDA工具軟件為開發(fā)環(huán)境,以大規(guī)模可編程邏輯工具軟件為開發(fā)環(huán)境,以大規(guī)模可編程邏輯 器件為設(shè)計(jì)載體,以專用集成電路器件為設(shè)計(jì)載體,以專用集成電路ASICASIC、單片電、單片電 子系統(tǒng)子系統(tǒng)SOCSOC(System On a Chip)芯片為目標(biāo)器件,芯片為目標(biāo)器件, 以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè) 計(jì)過程計(jì)過程 返回返回 CADCAD階段(階段(Computer Aided DesignComputer Aided Design,2020世紀(jì)世紀(jì)7070年年 代代8080年代中期):設(shè)計(jì)、分析、生產(chǎn)、測(cè)試等多年代中期):設(shè)計(jì)、分析

6、、生產(chǎn)、測(cè)試等多 個(gè)獨(dú)立的軟件包。個(gè)獨(dú)立的軟件包。 CAECAE階段(階段( Computer Aided EngineeringComputer Aided Engineering,8080年代年代 中期中期 9090年代初期):各種設(shè)計(jì)工具以及各種單元年代初期):各種設(shè)計(jì)工具以及各種單元 庫均已齊全;統(tǒng)一數(shù)據(jù)管理技術(shù);仿真能力加強(qiáng);庫均已齊全;統(tǒng)一數(shù)據(jù)管理技術(shù);仿真能力加強(qiáng); 大規(guī)模大規(guī)模RAMRAM、ROMROM及及GALGAL、PALPAL器件出現(xiàn)。器件出現(xiàn)。 EDAEDA階段(階段(2020世紀(jì)世紀(jì)9090年代以來):微電子技術(shù)和工藝年代以來):微電子技術(shù)和工藝 (千萬只晶體管);以

7、高級(jí)語言描述、系統(tǒng)仿真和(千萬只晶體管);以高級(jí)語言描述、系統(tǒng)仿真和 綜合技術(shù)為特征綜合技術(shù)為特征 EDAEDA技術(shù)將是對(duì)技術(shù)將是對(duì)2121世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一,世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一, 主要應(yīng)用方向?yàn)槲⒖刂破鳎ㄖ饕獞?yīng)用方向?yàn)槲⒖刂破鳎∕icrocontrollerMicrocontroller)、)、 ASICASIC和和DSPDSP等方面。等方面。 返 回 l1.可編程邏輯器件 PLD (Programmable Logic Device ) 特點(diǎn):高集成度、高速度、高可靠性 l2.硬件描述語言 HDL 是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、 數(shù)據(jù)描述的語言。 3. EDA工

8、具 EDAEDA技術(shù)的主要特點(diǎn):技術(shù)的主要特點(diǎn): 1.1.用軟件方法設(shè)計(jì)硬件用軟件方法設(shè)計(jì)硬件 2.2.用軟件方法設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)用軟件方法設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn) 換是由有關(guān)的開發(fā)軟件自動(dòng)完成的。換是由有關(guān)的開發(fā)軟件自動(dòng)完成的。 3.3.設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真 4.4.系統(tǒng)可現(xiàn)場(chǎng)編程,在線升級(jí)。系統(tǒng)可現(xiàn)場(chǎng)編程,在線升級(jí)。 5.5.整個(gè)系統(tǒng)可集成在一個(gè)芯片上,體積小、整個(gè)系統(tǒng)可集成在一個(gè)芯片上,體積小、 功耗低、可靠性高。功耗低、可靠性高。 返 回 lEDA的主要發(fā)展趨勢(shì): l1. 器件方面:規(guī)模大、功耗低、模擬可 編程、內(nèi)嵌多種專用端口和附加功能模 塊。 l2. 工具軟件方面 l3. 應(yīng)用方面 l 嵌入式系統(tǒng)的設(shè)計(jì) l基于FPGA的DSP設(shè)計(jì) l計(jì)算機(jī)處理器設(shè)計(jì) lASIC的概念和分類: 專用集成電路ASIC(Application Special Integrated Circuit)是相對(duì)通用集成電路 而言的,它是面向?qū)iT用途而設(shè)計(jì)的集 成電路。 l特點(diǎn):可靠性高、成本低、保密性強(qiáng)。 l分類:按

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論