富士通半導體推出頂尖定制化SoC創(chuàng)新設計方法_第1頁
富士通半導體推出頂尖定制化SoC創(chuàng)新設計方法_第2頁
富士通半導體推出頂尖定制化SoC創(chuàng)新設計方法_第3頁
全文預覽已結(jié)束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、 富士通半導體推出頂尖定制化soc創(chuàng)新設計方法 上海，2014年1月15日 富士通半導體（上海）有限公司今日宣布，成功開發(fā)了專為先進的28 nm soc器件量身打造的全新設計方法，不僅能實現(xiàn)更高的電路密度，同時也可有效縮短開發(fā)時間。采用全新設計方法能夠?qū)㈦娐返拿芏忍岣?3%，并可將最終的線路布局時間縮短至一個月。這種設計方法將整合至富士通半導體的各種全新定制化soc設計方案中，協(xié)助客戶開發(fā)rtl-handoff soc器件。富士通半導體預計自2014年2月起將開始接受采用這種全新設計方法的soc訂單。采用28 nm等頂尖制程工藝的soc器件需要有越來越多的功能與效能，進而要在芯片中布建越來越多

2、的電路。未來soc的設計將日趨復雜，開發(fā)時間也將會因此較以往增加，同時如何有效解決功耗問題也成為設計者的更大挑戰(zhàn)。為應對日趨復雜的soc設計，富士通半導體所開發(fā)出的創(chuàng)新設計方法能實現(xiàn)更高的電路密度、更短的開發(fā)時程和降低功耗，并整合至富士通半導體的各種全新定制化soc設計方案中，協(xié)助客戶開發(fā)rtl-handoff soc組件。較傳統(tǒng)的設計流程，設計者可采用富士通半導體的全新設計方法在相同大小的芯片中增加33%電路，而且可將最終的線路布局時間縮短至一個月。全新設計方法將white space有效最小化全新的獨家設計流程可估算出較容易布線的平面圖，并根據(jù)布線路徑與時序收斂為內(nèi)部數(shù)據(jù)總線進行優(yōu)化。這些

3、設計步驟可將無法建置晶體管的white space數(shù)量降到最少，因而可讓芯片容納更多電路。透過專利技術協(xié)調(diào)邏輯與物理架構此專利技術無須更動任何邏輯設計，即可自動針對物理布線進行網(wǎng)表數(shù)據(jù)合成，并可提升整體設計的布線效率以及使時序收斂變得更容易，因而可有效減少最終布線流程所需的時間，更可達到更高的密度整合度。圖1：富士通半導體全新客制化soc設計方法示意圖富士通半導體是世界級的asic供貨商，多年來運用在業(yè)界累積的傲人成績和專精技術，持續(xù)提供一站購足的完整定制化soc解決方案，其中結(jié)合了先進設計建置、制造服務和系統(tǒng)級研究、開發(fā)支持等服務。透過上述解決方案，富士通半導體將能支持客戶快速開發(fā)高效性能及省電的soc器件。技術專區(qū) fpc整個制造組裝的流程介紹 軟板廠搶備貨積極，臻鼎成為國內(nèi)pcb首家營收破千億 ads生成bin的方法 ads路徑問題 富

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論