如何用Tektronix示波器測試PCI Express總線

1、第 1 頁, 共 29 頁 如何用Tektronix示波器 測試PCI Express總線 第 2 頁, 共 29 頁 目 錄 1PCI EXPRESS簡介.8 1.1概述.8 1.2物理互連方式.9 2測試條件.10 2.1一致性測試點.10 2.2一致性測試碼流(COMPLIANCE PATTERN).11 2.3測試工具.11 2.3.1測試儀器及軟件 .11 2.3.2測試夾具 .12 3搭建測試環(huán)境.13 3.1如何連接探頭和被測設(shè)備.13 3.1.1偽差分有源探頭 .13 3.1.2差分有源探頭 .14 3.1.3偽差分SMA連接器.14 3.1.4差分SMA連接器.15 3.2如

2、何應(yīng)用RT-EYE.16 3.2.1設(shè)置RT-Eye.16 3.2.2時鐘恢復(fù)和分析窗口 .17 3.2.3PCE配置.18 3.2.4其他功能 .20 4PCI EXPRESS驅(qū)動器（TX）一致性測試 .20 4.1測試準(zhǔn)備.20 4.2信號指標(biāo)要求.21 4.2.1差分發(fā)送器輸出 .21 第 3 頁, 共 29 頁 4.2.2發(fā)送器一致性眼圖 .21 4.3進行TX一致性測試.22 5PCI EXPRESS驅(qū)動器（RX）一致性測試.23 5.1測試準(zhǔn)備.23 5.2信號指標(biāo)要求.23 5.2.1差分接收器輸入 .23 5.2.2接收器一致性眼圖 .24 5.3進行完全的RX一致性測試.24

3、 6擴頻時鐘（SSC）和抖動的測試.25 6.1擴頻時鐘（SSC）測試.25 6.2抖動測試.27 7進一步的分析方法.27 7.1通過任何連續(xù)的250UIS確保一致性.27 7.2附加的分析圖形.28 7.3定制一致性測試.29 8參考文獻.29 第 4 頁, 共 29 頁 圖目錄 圖1 PCI EXPRESS的分層結(jié)構(gòu).9 圖2 輸出阻抗控制 .10 圖3 PCB上芯片和芯片之間的互連.11 圖4 高速背板及板間互連 .11 圖5 系統(tǒng)間互連 .12 圖6 PCI EXPRESS測試點.12 圖7 CLB夾具及測試組網(wǎng)示意圖.13 圖8 CBB夾具及測試組網(wǎng)示意圖 .14 圖9 偽差分有源

4、探頭 .15 圖10 差分有源探頭 .16 圖11 差分SMA連接器.17 圖12 差分SMA連接器.17 圖13 RT-EYE軟件的默認(rèn)菜單.18 圖14 選擇PCI EXPRESS COMPLIANCE MODULE.18 圖15 時鐘恢復(fù)窗口和分析窗口 .19 圖16 RTE-PCIE軟件中測試方法和測試規(guī)范的選擇界面.20 圖17 RTE-PCIE軟件中時鐘恢復(fù)方法的設(shè)置界面 其它功能.21 圖18 TX一致性測試負(fù)載.22 圖19 發(fā)送器一致性眼圖 .23 圖20 測量選擇菜單設(shè)置 .23 圖21 DRIVER一致性測試的結(jié)果.24 圖22 接收器一致性眼圖 .25 第 5 頁, 共

5、 29 頁 圖23 RECEIVE一致性測試的結(jié)果.26 圖24 使用JA3軟件對SSC進行分析.27 圖25 PCI-EXPRESS的SSC（擴頻時鐘）曲線.27 圖26 一定誤碼率下的抖動測試結(jié)果 .28 圖27 3MILION UIS的測試結(jié)果.29 圖28 不同種類圖形顯示的一定誤碼率下的抖動測試結(jié)構(gòu) .30 第 6 頁, 共 29 頁 表目錄 表1 不同LANE寬度的速率.10 表2 一致性測試序列.12 表3 一致性測試序列.22 表4 差分接收器輸入指標(biāo).24 第 7 頁, 共 29 頁 如何用Tektronix示波器測試PCI Express總線 關(guān)鍵詞：關(guān)鍵詞：PCI Exp

6、ress，Tektronix，物理層，擴頻時鐘 摘要：摘要：本文首先介紹了PCI Express總線的測試條件，包括測試儀器、測試點和測試數(shù)據(jù)， 其次介紹了如何搭建測試環(huán)境，再次重點介紹了各個電氣項目的測試步驟，主要分 為發(fā)送端和接收端測試，最后介紹了使用Tektronix的軟件近一步分析被測數(shù)據(jù)的方 法。 術(shù)語和縮略語清單：術(shù)語和縮略語清單： DUT：the device under test ，被測設(shè)備 PCI-SIG: PCI Special Interest Group ，PCI特殊興趣組 ECB：etched circuit board 蝕刻電路板 CEM ：PCI Express

7、Card Electrical Mechanical ，PCI Express卡電氣機械規(guī)范 PCE：PCI Express Compliance Module：PCI Express一致性測試模塊 PCMCIA：Personal Computer Memory Card International Association，PC機存儲卡國際協(xié)會 TIE：Time Interval Error，時間間隔誤差 SSC：Spread Spectrum Clock ，擴頻時鐘 第 8 頁, 共 29 頁 1 PCI Express 簡介 1.1概述 PCI Express總線是由Intel倡導(dǎo)開發(fā)的處

8、理器系統(tǒng)總線，采用點對點連接的串行互連技 術(shù)。目前已經(jīng)被PCI SIG接受并成為PCI、PCI X的繼承者，目標(biāo)是完全取代PCI和PCI X。PCI Express 用高速串行接口替代了PCI的并行接口；用點到點的基于Switch 的交換 式通訊和基于包的傳輸協(xié)議替代了PCI的基于總線的通訊和傳輸協(xié)議。它還引入了一些新的 特性：更強的電源管理、服務(wù)質(zhì)量控制（QoS），支持熱拔插，以及完善的錯誤處理和恢復(fù)。 同時PCI Express軟件上可以完全兼容PCI。 和其他串行數(shù)據(jù)標(biāo)準(zhǔn)一樣，PCI Express也是分層的結(jié)構(gòu)，如下圖1，它分為事務(wù)層 （Transaction Layer）、數(shù)據(jù)鏈路層

9、（Data Link Layer）和物理層（Physical Layer）。 每一層都有自己的應(yīng)用標(biāo)準(zhǔn)和一致性測試方法。其中的物理層又分為邏輯子層和電氣子層。 電氣子層主要處理高速串行數(shù)據(jù)包的交換和電源管理；邏輯子層主要負(fù)責(zé)復(fù)位、初始化、 編解碼等。 圖1 PCI Express的分層結(jié)構(gòu) PCI Express每對線路提供2.5Gbit/s帶寬，可以通過多個線路捆綁提供更高的帶寬。下 圖展示了一個典型的4PCI Express連接的物理層拓?fù)?。此圖中的連接是由多個收發(fā)線路對 捆綁而成的，每一個收發(fā)線路對稱為一個lane，可以通過多個lane的捆綁提供較高帶寬。每 個lane包括一個發(fā)送差分對

10、（Tx+，Tx-）和一個接收差分對（Rx+，Rx-），共有4根信號線， 能夠?qū)崿F(xiàn)雙向各2.5Gbit/s的速率，那么4即4個lane的捆綁，可以實現(xiàn)雙向各10Gbit/s的速 第 9 頁, 共 29 頁 率。 圖2 輸出阻抗控制 PCI Express規(guī)范支持1，4，8，16，32幾種lane寬度配置，對于每一種配置 的傳輸速率是每個lane的速率（2.5Gbit/s）乘以lane的個數(shù)，如下表所示。表中Gen1表示第 一代PCI Express，Gen2表示第二代PCI Express。 表1 不同lane寬度的速率 PCI Express總線現(xiàn)在已經(jīng)發(fā)展到了第二代（GEN2），第二代PCI

11、 Express總線每個lane 的速率由2.5Gbit/s上升到了5Gbit/s。本文主要介紹了基于PCI Express 1.0a標(biāo)準(zhǔn)的PCI Express 總線測試。 1.2物理互連方式 PCI Express總線支持幾種不同的連接方式： PCB上IC間的互連 連接方式如下圖，典型應(yīng)用是在系統(tǒng)主板上一些芯片之間傳遞大量數(shù)據(jù)。 圖3 PCB上芯片和芯片之間的互連 第 10 頁, 共 29 頁 高速背板及板間互連 連接方式如下圖。板和板之間不管是直接互連（兩個連接器直接連接）還是通過高速 背板互連，為了消除發(fā)送端和接收端器件共模偏置電壓的不匹配，增加板和板之間的 兼容性，規(guī)范定義發(fā)送端需要

12、AC耦合電容。典型應(yīng)用就是計算機或服務(wù)器的主板和 PCI Express插卡。 （a）板間互連 （b）通過高速背板互連 圖4 高速背板及板間互連 系統(tǒng)間互連 連接方式如下圖，兩個系統(tǒng)的板卡通過電纜或者光纖相連。 圖5 系統(tǒng)間互連 2 測試條件 2.1一致性測試點 PCI Express標(biāo)準(zhǔn)定義了系統(tǒng)級測試時的一致性測試點，這些測試點基本上都是在系統(tǒng) 第 11 頁, 共 29 頁 中不同廠家的系統(tǒng)元件需要互連的地方選取的兼容性測試點。下圖是完整的互連系統(tǒng)中幾 個典型的兼容性測試點，其中TP1和TP4在基本的規(guī)范中定義；TP2和TP3在CEM和Cabling 規(guī)范中定義。這些測試點也就是測試儀器的

13、探頭連接點。 圖6 PCI Express測試點 2.2一致性測試碼流(Compliance Pattern) PCI Express規(guī)范為了方便測試, 只要輸出端在一定的閑置的時間后得不到接收端的應(yīng) 答,芯片便會進入一致性測試狀態(tài), 該狀態(tài)下芯片將會重復(fù)輸出連續(xù)的K28.5, D21.5, K28.5, D10.2的序列，這個序列稱為一致性測試碼流，如下表所示： 表2 一致性測試序列 對于一致性測試負(fù)載，PCI Express設(shè)備將會輸出一致性測試碼流方便測試；對于不斷 開鏈路的測試可以直接用業(yè)務(wù)數(shù)據(jù)流測試。 2.3測試工具 2.3.1測試儀器及軟件 本文主要介紹利用Tektronix示波器

14、和其攜帶的軟件測試PCI Express 1.0a規(guī)范中定義的 電氣特性。 對于Gen1 2.5Gbps的信號測試，PCI-SIG建議使用6Ghz以上的實時示波器，以捕獲高次 諧波分量，PCI-SIG要求的最小采樣率為20GS/S。對于Gen2 5Gbps的信號測試，PCI-SIG建 議使用12Ghz以上的實時示波器。Tektronix公司主要有TDS/CSA7000（帶寬大于等于 6GHz） 和 TDS6000 系列示波器可以滿足此要求，配以帶寬大于6GHz的探頭使用。 TDS7704（帶寬7GHz）示波器和P7260（帶寬6GHZ，單端探頭）可以滿足測試要求。需要 第 12 頁, 共 29

15、 頁 注意的是：測試前最好先對測試探頭和示波器進行校準(zhǔn)。 應(yīng)用軟件主要是Tektronix的RT-Eye串行數(shù)據(jù)一致性和分析應(yīng)用軟件（簡稱RTE）和 PCE一致性模塊。PCE是包含在RTE中的一個模塊，是可以選擇的模塊，它可以進行PCI Express規(guī)范中定義的幅度、時序和抖動測試。 2.3.2測試夾具 PCI Express標(biāo)準(zhǔn)定義了2種夾具用于PCI Express的一致性測試。兩種夾具分別被稱為一 致性負(fù)載板CLB(Compliance Load Board)和一致性基板CBB (Compliance Base Board)。 CLB用來測試系統(tǒng)的主板，CBB用來測試插卡。這兩種夾具主

16、要是接在計算機主板的PCI 插槽上插槽上使用。PCMCIA還提供了系統(tǒng)發(fā)送一致性測試卡以方便筆記電腦本發(fā)送器的測試。 兩種夾具示意圖和使用方法圖如下： 圖7 CLB夾具及測試組網(wǎng)示意圖 圖8 CBB夾具及測試組網(wǎng)示意圖 第 13 頁, 共 29 頁 3 搭建測試環(huán)境 3.1如何連接探頭和被測設(shè)備 示波器和探測設(shè)備的互連直接影響著被測信號的信號質(zhì)量，PCI Express總線的測試有 四種方法連接探頭和被測設(shè)備，根據(jù)實際情況選用任何一種方法進行測試。 偽差分（Pseudo-Differential）有源探頭 差分有源探頭 偽差分SMA連接器 差分SMA連接器 注意：偽差分（Pseudo-Diff

17、erential）含義是差分信號通過兩個示波器通道相減得到，而 不使用真正的差分探頭。 3.1.1偽差分有源探頭 利用兩個有源探頭（差分或者單端）分別連接差分信號的兩根信號線D和D，下圖 為PCB上IC間互連時的測試示意圖。每個探頭可以同時捕捉信號的AC和DC分量，因此還 可以觀測差分信號上的共模影響。差分信號就由ET-Eye軟件執(zhí)行兩通道D+和D-波形相減得 到。共模AC測量由（D+D-）/2數(shù)學(xué)運算得到。 圖9 偽差分有源探頭 第 14 頁, 共 29 頁 這種連接技術(shù)可以在完整的正在發(fā)送數(shù)據(jù)的鏈路上測試，也可以終端連接假負(fù)載測試。 它不影響鏈路的完整性。不管是哪一種情況，單端探頭的測試位

18、置都要盡量靠近兩端的終 端電阻，靠近哪端視測試的是發(fā)送端指標(biāo)還是接受端指標(biāo)，并且地線越短越好。這種技術(shù) 用了示波器的兩個通道，因此測量前需要去除通道之間的skew。 采用這種方法可以利用P7260有源單端探頭。自己研發(fā)的產(chǎn)品，一般不需要兼容其他 公司的產(chǎn)品，因此建議采用這種方法測試，而且只需測試接收端的信號指標(biāo)，只有在問題 定位時才可能需要測試發(fā)送端的信號指標(biāo)。 3.1.2差分有源探頭 差分信號可以利用一個差分探頭直接測量，下圖為卡和卡之間互連的測試示意圖。 圖10 差分有源探頭 這種連接技術(shù)可以在完整的正在發(fā)送數(shù)據(jù)的鏈路上測試，也可以終端連接假負(fù)載測試。 不管是哪一種情況，差分探頭的測試位置

19、都要盡量靠近兩端的終端電阻，靠近哪端視測試 的是發(fā)送端指標(biāo)還是接受端指標(biāo)。這種連接技術(shù)用了一個示波器通道，所以不需要de- skew。 3.1.3偽差分 SMA 連接器 許多測試夾具/標(biāo)準(zhǔn)電路上具有SMA高頻連接器，那么可以選擇SMA偽差分的方法測 試信號。下圖所示為DUT的輸出直接連接了示波器的兩個通道，每個通道有一個50歐姆的 輸入電阻?，F(xiàn)在很多高性能的示波器都帶有SMA輸入，利用這種方法不再需要專門購買差 第 15 頁, 共 29 頁 分探頭測試。因為示波器內(nèi)部是直接端接50歐姆電阻到地，所以被測信號要經(jīng)過AC耦合。 圖11 差分SMA連接器 如上圖，若利用示波器的ch1和ch3通道測量

20、，那么差分信號就由ET-Eye軟件執(zhí)行ch1減 去ch3通道波形得到。共模AC測量由（ch1ch3）/2數(shù)學(xué)運算得到。這種探測連接的技術(shù)需 要破壞鏈路，在示波器內(nèi)部每邊連接一個50歐姆的終端匹配電阻。在這種模式，PCI Express SerDes 將發(fā)送640 bit抖動測試碼流（一致性測試碼流）以使數(shù)據(jù)相關(guān)抖動最大。 這種技術(shù)用了兩個通道，測量前需要去除通道之間的skew。 這種方法需要測試夾具或者電路上具有SMA高頻連接器，并且使用SMA電纜測試最好 要求能夠斷開后端接收芯片即斷開鏈路，避免接收負(fù)載對信號的影響。 3.1.4差分 SMA 連接器 SMA輸入差分探頭為卡和卡之間以及卡和電纜

21、之間接口的兼容性測試點提供了一個良 好的測試方法。下圖為這種方法的測試示意圖。 第 16 頁, 共 29 頁 圖12 差分SMA連接器 這種連接也需要破壞鏈路。在這種模式，PCI Express SerDes 將發(fā)送640 bit抖動測試模 式以使數(shù)據(jù)相關(guān)抖動最大。這種方法示波器只需要一個通道，不需要de-skew。 可以采用Tektronix P7380SMA (Differential Signal Acquisition System with SMA Inputs) 探頭和與其匹配的電纜進行測試。 3.2如何應(yīng)用 RT-Eye 3.2.1設(shè)置 RT-Eye 在連接好探頭和DUT后，點擊

22、DEFAULT設(shè)置按鈕，然后再點擊AUTOSET按鈕，屏幕 上顯示串行的數(shù)據(jù)流。然后開始運行RT-Eye軟件。 1)選擇菜單File Run Application RT-Eye Serial Compliance and Analysis. 第 17 頁, 共 29 頁 圖13 RT-Eye軟件的默認(rèn)菜單 2)從菜單項Modules下拉菜單中選擇PCI Express Compliance Module 圖14 選擇PCI Express Compliance Module 注意注意：如果在下拉菜單中沒有PCI Express，說明PCI Express Compliance Module還

23、 沒有安裝。使用串行分析模塊時，可以使用RT-Eye軟件help菜單中的在線幫助。 3.2.2時鐘恢復(fù)和分析窗口 使用下面的方法定義所有PCI Express一致性測量的數(shù)據(jù)設(shè)置。 RT-Eye的“SmartGating”用來設(shè)置一個軟件時鐘恢復(fù)窗口（clock recovery window）和一 個分析窗口（analysis window），如下圖，它可以由串行分析模塊的菜單項 Measurements Configure Gating得到，是在PCI Express Compliance Module模塊外面 的。 第 18 頁, 共 29 頁 圖15 時鐘恢復(fù)窗口和分析窗口 時鐘恢復(fù)窗

24、口是由3500個連續(xù)的UIs（Unit Intervals，周期）組成的，UIs的平均值作為 參考時鐘。利用采集的數(shù)據(jù)中最開始的3500個UIs。 分析窗口是由3500個UIs的時鐘恢復(fù)窗口中的中間250bits組成的。眼圖模板是基于 250bit分析窗口的中間位置構(gòu)建的。眼圖和抖動測量都是基于這250bits的。 以上是規(guī)范REV1.0a的時鐘恢復(fù)方法。不同的規(guī)范時鐘恢復(fù)的算法也不同，時鐘恢復(fù) 的算法差異會導(dǎo)致眼圖和抖動測試結(jié)果的差異。由于PCI-Express是采用內(nèi)嵌式時鐘傳輸?shù)?串行信號，在進行抖動和眼圖分析時，必須模擬接收端的PLL模型進行時鐘恢復(fù)去測量發(fā) 送端的信號，以真實有效的評

25、估信號在接受端所“看到”的信號效果。REV1.0a的時鐘恢復(fù) 方法可同時用于SSC（擴頻時鐘）打開或者關(guān)閉時的測量，并可最大限度減少測量結(jié)果的 差異。 3.2.3PCE 配置 針對Rev1.0a、Rev1.1、Rev2.0規(guī)范及其針對不同應(yīng)用的子規(guī)范，泰克公司的RTE-PCIE 軟件提供了一個完整的完全符合一致性測試規(guī)范的解決方案。在該軟件中涵蓋了所有的測 試點，包括19個不同的測試模板，使用戶可以方便地根據(jù)自己的測試要求進行選擇。下圖 為測試規(guī)范和測試點的選擇界面。 第 19 頁, 共 29 頁 圖16 RTE-PCIE軟件中測試方法和測試規(guī)范的選擇界面 圖中Specification選項為

26、： Rev1.0a 2.5 Gb/s；Rev1.1 2.5 Gb/s；Gen2 5 Gb/s；Use SIG-TEST 測試點選項為： 對于對于Rev1.0a 2.5 Gb/s ： Receiver；Driver；CEM: Add-In；CEM: System；Mobile LP: Transmitter User Defined Using Dynamic Test Points 對于對于Rev1.1 2.5 Gb/s ： Base: Transmitter；Base: Receiver； CEM: Add-In；CEM: System Cable: Transmitter；Cable: R

27、eceiver； ExpressModule: System TX；ExpressModule: TX Path User Defined Using Dynamic Test Points；Reference Clock 對于對于Gen2 5Gb/s： Base: Transmitter；Base: Receiver User Defined Using Dynamic Test Points ；Reference Clock 同時用戶可以根據(jù)不同的規(guī)范配置時鐘恢復(fù)的方法，針對Rev1.1或者2.0分別可以設(shè)置 SSC或者Clean Clk的時鐘恢復(fù)算法。且其時鐘恢復(fù)的算法已經(jīng)內(nèi)嵌在軟件中，

28、不需要用戶 再進行復(fù)雜的設(shè)置，設(shè)置界面如下圖。 第 20 頁, 共 29 頁 圖17 RTE-PCIE軟件中時鐘恢復(fù)方法的設(shè)置界面 其它功能 3.2.4其他功能 給器件一個ID PCI Express Compliance Module提供一個圖形用戶接口，方便用戶輸入器件ID和描 述。在這個圖形用戶界面中輸入的數(shù)據(jù)將會顯示在一致性測試報告中，推薦使用此功 能方便各器件測試結(jié)果的識別。 生成一致性測試報告 在菜單中選擇Utilities Reports 即可生成完成的一致性測報告。 4 PCI Express 驅(qū)動器（Tx）一致性測試 4.1 測試準(zhǔn)備 發(fā)送端測試時一般斷開鏈路即斷開后端具體接

29、收芯片對其的影響，用標(biāo)準(zhǔn)的一致性測 試負(fù)載對其進行測試。TX一致性測試的負(fù)載如下圖，其中串聯(lián)交流耦合電容為 75nF200nF；單端端接電阻50。 第 21 頁, 共 29 頁 圖18 TX一致性測試負(fù)載 當(dāng)終端連接了一個測試負(fù)載時，PCI Express SerDes將自動的發(fā)送一致性測試碼流（見 上文定義），這種一致性測試碼流是640bit的重復(fù)模式。 探頭連接的方案可以直接選擇SMA連接,差分或者偽差分都可以，也可以使用帶有一致 性測試負(fù)載的測試夾具，然后用差分或者單端探頭測試。 4.2信號指標(biāo)要求 4.2.1差分發(fā)送器輸出 表3 一致性測試序列 4.2.2發(fā)送器一致性眼圖 針對不同的規(guī)

30、范和子規(guī)范，PCI-SIG定義了不同的模板，以根據(jù)模板進行一致性測試， 所有的眼圖測試結(jié)果都必須符合模板的測試要求。不同的應(yīng)用環(huán)境不同的測試點，模板也 會不同，這可以在RTE-PCIE軟件中選擇。下面就是針對REV 1.0a Base Specification的 Transmitter端制定的模板，圖中大方框（虛線）為跳變位的模板，小方框（實線）為非跳 變位（去加重位）的模板，示波器可以分別顯示這兩個模板的適配情況。通過兩個波形能 夠看出預(yù)加重或去加重之后的信號情況。 第 22 頁, 共 29 頁 圖19 發(fā)送器一致性眼圖 4.3進行 TX 一致性測試 在同一次的采樣中可以同時選擇和運行所有

31、的發(fā)送器測量項目。步驟如下： 1)選擇Measurements Select. 2)根據(jù)實際使用的探頭選擇探頭類型為Differential 還是 Single Ended 3)從TEST下拉菜單中選擇Driver 圖20 測量選擇菜單設(shè)置 4)選擇所有的或需要的測量項目 5)點擊Configure按鈕進入Configuration菜單設(shè)置信號源 6)點擊Start按鈕 過一會屏幕上會顯示測試的結(jié)果。下圖為Driver一致性測試的結(jié)果，圖中所有的測試 項都PASS。 第 23 頁, 共 29 頁 圖21 Driver一致性測試的結(jié)果 5 PCI Express 驅(qū)動器（Rx）一致性測試 5.1

32、測試準(zhǔn)備 接收端測量時一般直接在完整的數(shù)據(jù)鏈路上，用高帶寬差分或者單端探頭進行測試。 探頭的位置盡量靠近接收器件引腳；另外假負(fù)載也可以用作終端。示波器和探頭的選 擇參考上面的介紹，通道都采用20GS/s的采樣率。 5.2信號指標(biāo)要求 5.2.1差分接收器輸入 表4 差分接收器輸入指標(biāo) 第 24 頁, 共 29 頁 5.2.2接收器一致性眼圖 圖22 接收器一致性眼圖 5.3進行完全的 RX 一致性測試 在同一采樣中可以同時選擇和運行所有的RX測量項目，測試步驟如下： 1) 選擇Measurements Select. 2)根據(jù)所用探頭選擇探頭類型Differential 還是 Single E

33、nded 3)從Test下拉菜單中選擇Receiver 4)選擇所有項目或者需測試的項目 5)點擊Configure按鈕進入Configuration菜單設(shè)置信號源 6)點擊Start按鈕開始測試。 下圖是Receive一致性測試的結(jié)果，所有的測試項PASS。 第 25 頁, 共 29 頁 圖23 Receive一致性測試的結(jié)果 6 擴頻時鐘（SSC）和抖動的測試 6.1擴頻時鐘（SSC）測試 在PCI-Express 規(guī)范中明確規(guī)定Data rate 可以以+0% 至-0.5%的速率進行調(diào)制，調(diào)制頻 率為30KHz-33KHz之間。采用了SSC（擴頻時鐘）后可以將Data rate進行調(diào)制從

34、而減少EMI,減 少系統(tǒng)內(nèi)部的干擾的同時也減少對外部的輻射。 在進行擴頻時鐘測試的時候，由于擴頻時鐘周期大概為30us,需要捕獲2.5Gbps的數(shù)據(jù)， 示波器的采樣率至少為20Gbps,捕獲一個擴頻時鐘周期至少需要20Gb/sX30us=0.6M的存儲 深度，為了準(zhǔn)確測量，一般建議至少捕獲10個以上的擴頻時鐘周期，所以示波器需要在 20Gb/s的采樣率下至少使用6M的存儲深度。 使用泰克的Jitter3 Advanced軟件可以對SSC（擴頻時鐘）進行準(zhǔn)確的測試分析。測試 過程如下： 1)測試環(huán)境建立后，引入測試信號（要求為實時采樣）； 2)打開示波器的抖動測試軟件TEK Jitter3 Ad

35、vanced； 3)設(shè)置足夠的存儲深度，至少使用6M的存儲深度。 4)選擇抖動測量項為TIE（抖動的高級分析都以TIE為基礎(chǔ)），并使能該項繪圖功能， 用來顯示是否還有其他抖動成分存在； 5)選擇抖動的時間趨勢圖測試，實行TIE的時間趨勢測量，并使能該項繪圖功能。 第 26 頁, 共 29 頁 設(shè)置相應(yīng)的抖動濾波器，由于SSC為30K左右，建議將濾波器模型設(shè)置為100KHz 的低通濾波，可以將高頻的噪聲濾除，繪出TIE抖動隨時間變化的趨勢圖，即可 得到SSC曲線，如下圖，可以由SSC曲線粗略計算調(diào)制信號的頻率，考察調(diào)制信 號波形是否合格。 注意注意：此處的濾波是對調(diào)制后信號的TIE進行低通濾波，僅是將抖動中的高頻部 分濾掉，并沒有對實際信號做濾波，以便使低頻的抖動趨勢更加明顯。 6)選擇抖動的頻譜圖測試，實行TIE的頻譜測量，并使能該項繪圖功能。該項測