4路E1反向復(fù)用FPGA設(shè)計(jì)方案1

1、4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 1 頁 共 52 頁 4 路路 e1 反向復(fù)用反向復(fù)用 fpga 設(shè)計(jì)方案設(shè)計(jì)方案 4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 2 頁 共 52 頁 目 錄 14 路路 e1 反向復(fù)用反向復(fù)用 fpga 設(shè)計(jì)方案設(shè)計(jì)方案.51 系統(tǒng)工作特點(diǎn)系統(tǒng)工作特點(diǎn).52 檢測和建鏈、拆鏈檢測和建鏈、拆鏈.52.1 寄存器定義.52.2 檢測和建鏈過程：.72.3 拆鏈、重新建鏈和帶寬自動調(diào)整.102.4 信令定義.112.5 復(fù)幀和宏幀.122.5.1 復(fù)幀的收發(fā)與同步.122.5.2 宏幀的收發(fā)與同步.133 發(fā)送模塊和接受模塊工作流程發(fā)送模塊和接受模塊工

2、作流程.154 系統(tǒng)組成功能框圖系統(tǒng)組成功能框圖.205 cpu 接口接口 .215.1 功能.215.2 寄存器.215.2.1 配置寄存器(reg_config) .225.2.2 狀態(tài)寄存器.235.3 cpu 模塊功能框圖.305.4 cpu 接口工作特點(diǎn).315.4.1 cpu中斷響應(yīng).315.4.2 cpu對芯片復(fù)位.316 各模塊接口信號各模塊接口信號.326.1 im 發(fā)送模塊接口信號.326.2 信令插入和 4e1 成幀模塊接口信號.346.3 hdb3 編碼模塊接口信號.366.4 e1 環(huán)回處理模塊接口信號 .376.5 hdb3 解碼模塊接口信號 .386.6 4e1

3、解幀和信令提起模塊接口信號 .396.7 im 接受模塊接口信號.416.8 系統(tǒng)控制模塊接口信號.466.9 發(fā)送狀態(tài)機(jī)接口信號.486.10 接受狀態(tài)機(jī)接口信號.496.11 時(shí)鐘模塊接口信號.516.12 cpu 接口模塊接口信號.526.13 主要寄存器.534 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 3 頁 共 52 頁 目 錄 4 路路 e1 反向復(fù)用反向復(fù)用 fpga 設(shè)計(jì)方案設(shè)計(jì)方案.61 系統(tǒng)工作特點(diǎn)系統(tǒng)工作特點(diǎn).62 檢測和建鏈、拆鏈檢測和建鏈、拆鏈.62.1 寄存器定義.62.2 檢測和建鏈過程：.82.3 拆鏈、重新建鏈和帶寬自動調(diào)整.122.4 信令定義.122.5

4、 復(fù)幀和宏幀.142.5.1 復(fù)幀的收發(fā)與同步.142.5.2 宏幀的收發(fā)與同步.153 發(fā)送模塊和接受模塊工作流程發(fā)送模塊和接受模塊工作流程.174 系統(tǒng)組成功能框圖系統(tǒng)組成功能框圖.225 cpu 接口接口 .235.1 功能.235.2 寄存器.234 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 4 頁 共 52 頁 5.2.1 配置寄存器(reg_config) .245.2.2 狀態(tài)寄存器.255.3 cpu 模塊功能框圖.325.4 cpu 接口工作特點(diǎn).335.4.1 cpu中斷響應(yīng).335.4.2 cpu對芯片復(fù)位.336 各模塊接口信號各模塊接口信號.346.1 im 發(fā)送模塊

5、接口信號.346.2 信令插入和 4e1 成幀模塊接口信號.366.3 hdb3 編碼模塊接口信號.386.4 e1 環(huán)回處理模塊接口信號 .396.5 hdb3 解碼模塊接口信號 .406.6 4e1 解幀和信令提起模塊接口信號 .416.7 im 接受模塊接口信號.436.8 系統(tǒng)控制模塊接口信號.486.9 發(fā)送狀態(tài)機(jī)接口信號.506.10 接受狀態(tài)機(jī)接口信號.526.11 時(shí)鐘模塊接口信號.546.12 cpu 接口模塊接口信號.556.13 主要寄存器.564 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 5 頁 共 52 頁 4 路路 e1 反向復(fù)用反向復(fù)用 fpga 設(shè)計(jì)方設(shè)計(jì)方案案

6、1 系統(tǒng)工作特點(diǎn)系統(tǒng)工作特點(diǎn)發(fā)送和接受方向同時(shí)工作，本地和遠(yuǎn)端是對稱的,可以實(shí)現(xiàn)全雙工透明傳輸；編碼器接發(fā)送模塊接口，解碼器接接受模塊接口，余下的接口不用，其中發(fā)送模塊接口數(shù)據(jù)線接上拉電阻。上電后系統(tǒng)自動進(jìn)行檢測，只要遠(yuǎn)端也上電且 e1 傳輸鏈路工作正常，則經(jīng)過一段時(shí)間的檢測和初始化后本地和遠(yuǎn)端自動建立鏈路，系統(tǒng)進(jìn)入傳輸狀態(tài)，不管外界是否提供數(shù)據(jù)給發(fā)送模塊接口，系統(tǒng)照樣處于透明傳輸狀態(tài)，一旦有數(shù)據(jù)，自動傳輸。2 檢測和建鏈、拆鏈檢測和建鏈、拆鏈2.1 寄存器定義寄存器定義發(fā)送方向：發(fā)送奇幀 ts16 寄存器ts16_o_t：存放本地發(fā)送 e1 狀態(tài)號（1 路）和對端發(fā)送 e1 的可用狀態(tài)（4

7、路，由本地接受模塊檢測出來） ；發(fā)送偶幀 ts16 寄存器 ts16_e_t：存放本地接受 e1 的通斷狀態(tài)（4 路，由本地接受模塊檢測出來） ；接受方向：接受奇幀 ts16 寄存器ts16_o_r：存放對端發(fā)送 e1 狀態(tài)號（1 路）和本地發(fā)送 e1 的可用狀態(tài)（4 路，由對端接受模塊檢測出來） ；接受偶幀 ts16 寄存器 ts16_e_r：存放本地發(fā)送 e1 通斷狀態(tài)（4 路，由對端接受模塊檢測出來） ；上述寄存器每 2 幀更新一次；接受數(shù)據(jù)寄存器 data _r，存放接受數(shù)據(jù)流一個(gè)時(shí)隙的數(shù)據(jù)；發(fā)送數(shù)據(jù)寄存器 data _t，存放發(fā)送數(shù)據(jù)流一個(gè)時(shí)隙的數(shù)據(jù)；以接受模塊為主導(dǎo)，使發(fā)送模塊和接

8、受模塊的狀態(tài)同步，本地和遠(yuǎn)端的狀態(tài)同步，4 路 e1 的狀態(tài)同步。信道檢測由接受模塊完成，發(fā)送模塊配合發(fā)送測試碼。接受模塊的功能：檢測發(fā)送方向、接受方向的信道連通狀態(tài)、超時(shí)狀態(tài)。方法：檢測和抽出 ts16 的信令進(jìn)行分析。接受模塊檢測到本地接受 e1 的信道狀態(tài)后，先進(jìn)行本地配置，然后將檢測結(jié)果通過ts16 發(fā)送到對端發(fā)送模塊知道，使之也進(jìn)行相應(yīng)的配置，這樣本地接受和遠(yuǎn)端發(fā)送的配置就保持一致了。本地的發(fā)送模塊和接受模塊的狀態(tài)并不要求同步，但要求本地收和遠(yuǎn)端發(fā)的狀態(tài)保持同步。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 6 頁 共 52 頁 發(fā)送方向 ts16 傳接受方向 e1 的信道狀態(tài)（由接

9、受模塊檢測） ，接受方向 ts16 傳來本地發(fā)送方向 e1 的信道狀態(tài)（由對端接受模塊檢測，對端發(fā)送模塊發(fā)送過來） 。狀態(tài)轉(zhuǎn)換時(shí)鐘：幀頭信號，即在一幀結(jié)束后下一幀才進(jìn)入新的狀態(tài)。檢測態(tài) 1 進(jìn)入檢測態(tài) 2 的條件是：知道本身 e1 信道的通斷狀態(tài)時(shí)才轉(zhuǎn)化。一旦發(fā)現(xiàn)有連通的 e1，則進(jìn)行狀態(tài)轉(zhuǎn)換：連通的信道進(jìn)入檢測態(tài) 2，斷開的信道繼續(xù)留在檢測態(tài) 1。檢測態(tài) 2 進(jìn)入初始化狀態(tài)的條件是：知道本身 e1 信道的可用與不可用狀態(tài)時(shí)才轉(zhuǎn)化。ts16 寄存器始終在更新，不要求嚴(yán)格跟狀態(tài)同步。在檢測態(tài) 1，發(fā)送模塊 4 路 e1 同時(shí)連續(xù)發(fā)送 test1 碼（成基本幀） ；在檢測態(tài) 2，發(fā)送模塊 4 路

10、e1 同時(shí)連續(xù)發(fā)送 test2 碼（成基本幀） ；在檢測態(tài) 1，接受模塊檢測幀同步 lof0 的時(shí)刻并開始計(jì)時(shí)；在檢測態(tài) 2，接受模塊檢測 test2 碼到來的時(shí)刻并開始計(jì)時(shí)（連續(xù)收到 15 個(gè)test2 碼時(shí)開始計(jì)時(shí)，記滿 128ms 為止。128ms 內(nèi)收到 test2 碼的 e1 屬于可用e1，未收到 test2 碼的 e1 屬于超時(shí) e1） ，當(dāng)然還要檢測狀態(tài)號。注意：對端發(fā)送test2 碼是同時(shí)的。發(fā)送模塊通過監(jiān)視 ts16 的信息來進(jìn)行狀態(tài)轉(zhuǎn)換；接受模塊自己檢測，檢測完畢后自動進(jìn)行狀態(tài)轉(zhuǎn)換，同時(shí)將檢測結(jié)果傳到對端發(fā)送模塊。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 7 頁 共 5

11、2 頁 2.2 檢測和建鏈過程：檢測和建鏈過程： 檢測態(tài) 1：復(fù)位后，發(fā)送模塊和接受模塊 4 路 e1 同時(shí)進(jìn)入各自的檢測態(tài) 1；發(fā)送方向：4 路同時(shí)發(fā)送 test1 碼，奇幀 ts16 傳送發(fā)送方向 e1 狀態(tài)號，偶幀ts16 傳接受方向 e1 通斷狀態(tài)（由接受模塊檢測） 。接受方向：4 路同時(shí)接受 test1 碼，注意要檢測對端發(fā)送模塊是否也在檢測態(tài) 1，如果在傳輸狀態(tài)，則一直等待（即檢測到 lof=0 時(shí)也不計(jì)時(shí)） ，直到對端進(jìn)入檢測態(tài) 1（對端接受模塊如果處在傳輸態(tài)，若收到對方的狀態(tài)號為檢測態(tài) 1，則系統(tǒng)自動復(fù)位） 。如：本端突然在傳輸態(tài)時(shí)復(fù)位了，則會出現(xiàn)這種情況。 方法：通過檢測以及

12、抽出 ts16 的信令進(jìn)行分析； 目的： 檢測 4 路接受信道通斷的狀態(tài)； 使接受模塊進(jìn)入幀同步狀態(tài)； 檢測完畢時(shí)：對連通的接受 e1，使自己進(jìn)入檢測態(tài) 2，斷開的接受 e1，繼續(xù)處在檢測態(tài) 1； 檢測完畢時(shí)：將檢測到的接受e1 信道的通斷狀態(tài)通過改寫發(fā)送偶幀 ts16 寄存器和發(fā)送奇幀 ts16寄存器，在發(fā)送 e1 上即時(shí)發(fā)送出去，但發(fā)送 e1 仍然處在檢測態(tài) 1，直到接受模塊收到有關(guān)發(fā)送方向 e1 的通斷狀態(tài)信息才進(jìn)入檢測態(tài)2（連通的發(fā)送 e1 進(jìn)入檢測態(tài) 2，發(fā)送 test2 碼；斷開的發(fā)送 e1 仍然處在檢測態(tài) 1，繼續(xù)發(fā) test1 碼） 。 檢測過程：（1）如果 4 路一直沒有建立

13、幀同步，即 los=1、ais=1(有效)，表示接受信道都斷了或者不能連通，也可能是對端還沒有上電；則一直等待，繼續(xù)處于檢測態(tài) 1；（2）如果有一路先建立幀同步，即檢測到：los=0，ais=0，lof0，奇幀 ts166:4=001（即檢測態(tài) 1） ，則從 lof0 的時(shí)刻起，在本幀結(jié)束時(shí)產(chǎn)生一個(gè)標(biāo)志信號start，從下一幀起開始計(jì)時(shí)，記滿 256ms 為止。 注意如果接受到 ts166:4=011（即傳輸態(tài)） ，則幀同步建立了也不計(jì)時(shí)，一直等待，直到 ts166:4=001 時(shí)才能開始計(jì)時(shí)； 每一路 e1 建立幀同步后都產(chǎn)生一個(gè)標(biāo)志信號 start，根據(jù)標(biāo)志信號可以計(jì)算該路 e1 相對第一

14、個(gè)建立幀同步e1 的相對延時(shí)。 256ms 內(nèi)一直未建立幀同步的，屬于斷開 e1，接受方向連通指示信號 e1rx_ok=0； 建立幀同步的，屬于連通 e1，接受方向連通指示信號e1rx_ok=1； 計(jì)滿 256ms 時(shí)，改寫發(fā)送方向奇偶幀 ts16 寄存器， 表示接受方向連通和斷開 e1 的情況，并通過發(fā)送方向4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 8 頁 共 52 頁 ts16 告知對端； 計(jì)滿 256ms 時(shí)，連通的 e1 同時(shí)進(jìn)入檢測態(tài) 2（同時(shí)是相對的，即記滿 256ms 時(shí)，每一路的基本幀發(fā)完后才發(fā)檢測態(tài) 2 的測試碼） ，斷開的 e1 信道進(jìn)入檢測態(tài) 4，繼續(xù)檢測，搜索幀同步

15、（不檢測 test1 碼） ； 在檢測態(tài) 4，若搜索到幀同步，則產(chǎn)生系統(tǒng)復(fù)位信號。 檢測態(tài) 4：只有接受模塊才有檢測態(tài) 4 目的：實(shí)時(shí)檢測斷開 e1 的連通狀態(tài)，一旦連通，則產(chǎn)生系統(tǒng)復(fù)位信號。 操作：接受模塊搜索幀同步碼，一旦建立幀同步（不必檢測 test1 碼），則產(chǎn)生系統(tǒng)復(fù)位信號。 轉(zhuǎn)換條件：接受模塊在檢測態(tài) 1，當(dāng)記滿 256ms 時(shí)，可以判斷連通的e1 和斷開的 e1，斷開的 e1 進(jìn)入檢測態(tài) 4。 檢測態(tài) 2： 目的：檢測出連通的 e1 信道之間的相對延時(shí)，確定可用 e1 和超時(shí)e1： 轉(zhuǎn)換的條件：接受模塊：在檢測態(tài) 1，記滿 256ms 時(shí)，改寫接受方向連通狀態(tài)寄存器和發(fā)送方向偶幀

16、 ts16 寄存器（以便發(fā)送 e1 將接受信道的通斷狀態(tài)發(fā)送到對端）后即進(jìn)入檢測態(tài) 2，斷開的接受 e1 進(jìn)入檢測態(tài) 4；發(fā)送模塊：一旦檢測到接受方向偶幀 ts16 寄存器中有發(fā)送 e1 的通斷信息，則連通的發(fā)送 e1 同時(shí)進(jìn)入檢測態(tài) 2，同時(shí)發(fā)送 test2 碼。斷開的發(fā)送 e1繼續(xù)留在檢測態(tài) 1。 操作：發(fā)送模塊：連通的發(fā)送 e1 同時(shí)發(fā)送 test2 碼；當(dāng)接受模塊收到奇幀 ts16 傳來的本地發(fā)送信道可用狀態(tài)信息后，發(fā)送模塊可用 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3。接受模塊：接受模塊連通的 e1 都檢測 test2 碼，以第一個(gè) e1 收到 test2 碼的時(shí)刻開始計(jì)時(shí)（

17、連續(xù)收到 15 個(gè) test2 碼的時(shí)刻作為計(jì)時(shí)的起始時(shí)刻） ，記滿 128ms 為止。128ms 內(nèi)收到 test2 碼的 e1 屬于可用 e1，未收到 test2 碼的 e1 屬于超時(shí) e1） ，當(dāng)然還要檢測狀態(tài)號。記滿 128ms 時(shí)，改寫發(fā)送方向奇幀 ts16 寄存器（表示可用 e1 和不可用 e1）并從發(fā)送 e1 上傳過去，使對端知道在它自己的發(fā)送 e1 上哪些可用，哪些不4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 9 頁 共 52 頁 可用。然后可用 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3。(對端發(fā)送模塊知道可用 e1 后也進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3)。

18、在初始化狀態(tài)，配置接受信道狀態(tài)寄存器（可用與不可用） ，同時(shí)等待奇幀 ts16 傳來本地發(fā)送信道的可用狀態(tài)，一旦檢測到可用 e1，則發(fā)送模塊可用e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3。 檢測態(tài) 3： 目的：將超時(shí) e1 獨(dú)立出來，不再使用，除非其延時(shí)發(fā)生變化，則系統(tǒng)復(fù)位后重新檢測，不超時(shí)則使用。 轉(zhuǎn)換條件：發(fā)送模塊：在檢測態(tài) 2，根據(jù)接受 e1 奇幀 ts16 寄存器（表示發(fā)送 e1 的可用狀態(tài)） 、接受 e1 偶幀 ts16 寄存器（表示發(fā)送e1 的通斷狀態(tài)）可以判斷超時(shí) e1；接受模塊：直接檢測。 操作：發(fā)送 e1 進(jìn)入檢測態(tài) 3，連續(xù)發(fā)送 test1 碼，ts16 仍然傳信令。

19、除非系統(tǒng)復(fù)位，永不停止；接受 e1 進(jìn)入檢測態(tài) 3，接受到 test1 碼，接受 ts16 信令。除非系統(tǒng)復(fù)位，永不停止。 初始化狀態(tài)： 目的：配置可用 e1 信道，確定系統(tǒng)傳輸帶寬，完成建鏈； 轉(zhuǎn)換條件：接受模塊：記滿 128ms 時(shí)，改寫發(fā)送方向奇幀 ts16 寄存器（表示接受方向可用 e1 和不可用 e1）并從發(fā)送 e1 上傳過去，使對端知道在它自己的發(fā)送 e1 上哪些可用，哪些不可用。然后可用 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3。發(fā)送模塊：當(dāng)接受模塊收到奇幀 ts16 傳來的本地發(fā)送信道可用狀態(tài)信息后，發(fā)送模塊可用 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài) 3。 操作

20、：發(fā)送模塊：根據(jù)發(fā)送可用 e1 配置發(fā)送信道狀態(tài)寄存器，產(chǎn)生發(fā)送時(shí)鐘。接受模塊：根據(jù)接受可用 e1 配置接受信道狀態(tài)寄存器，產(chǎn)生接受時(shí)鐘。 傳輸狀態(tài)： 目的：根據(jù)建立的鏈路和帶寬傳輸數(shù)據(jù)，發(fā)送方向和接受方向單獨(dú)傳輸，但信令走相反的方向； 轉(zhuǎn)換條件： 接受模塊：等待對端發(fā)送模塊發(fā)送奇幀 ts16 寄存器（每幀更新一次）中有可用 e1 時(shí)，發(fā)送模塊進(jìn)入初始化狀態(tài)，同時(shí)接受模塊本身進(jìn)入傳輸狀態(tài)。發(fā)送模塊：初始化狀態(tài)完成配置后，直接在下一幀進(jìn)入傳輸狀態(tài)。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 10 頁 共 52 頁 操作：接受模塊：進(jìn)入傳輸狀態(tài)后，搜索復(fù)幀同步和宏幀同步，宏幀同步建立后，輸出接受

21、數(shù)據(jù)有效指示 tx_ready 1（有效） 。根據(jù)可用 e1 信道號，按順序?qū)懡邮?fifo 和讀 fifo。復(fù)幀失步和宏幀失步都產(chǎn)生系統(tǒng)復(fù)位信號。發(fā)送模塊：進(jìn)入傳輸狀態(tài)后立即輸出發(fā)送數(shù)據(jù)有效指示 rx_ready 1（有效）,然后對輸入數(shù)據(jù)線采樣，將采樣數(shù)據(jù)按順序?qū)懭肟捎胑1 的 fifo 中，在 fifo 沒有寫滿之前，發(fā)送空閑碼 idle 03h。fifo 寫滿后，從 fifo 中讀取數(shù)據(jù)并組織復(fù)幀和宏幀發(fā)送。發(fā)送空閑碼時(shí)只組織基本幀發(fā)送。環(huán)回處理：為了簡化，只進(jìn)行 e1 環(huán)回，其他環(huán)回功能暫不加入。e1 環(huán)回分為本地環(huán)回和遠(yuǎn)端環(huán)回：本地 e1 環(huán)回：指發(fā)送方向所有 e1 經(jīng)過芯片內(nèi)部直

22、接環(huán)回到接受方向的所有 e1 上。傳輸態(tài)時(shí)，los，ais，lof 有效時(shí)不產(chǎn)生系統(tǒng)復(fù)位信號。當(dāng)發(fā)送模塊 4 路都進(jìn)入傳輸態(tài)時(shí)，則進(jìn)行短路和斷路操作。 遠(yuǎn)端 e1 環(huán)回：指接受方向的可用 e1 經(jīng)過芯片內(nèi)部時(shí)不作任何處理就從發(fā)送方向的可用 e1 口輸出。當(dāng)本地和遠(yuǎn)端收發(fā)模塊都進(jìn)入傳輸態(tài)時(shí)（共 4 個(gè)模塊）才進(jìn)行短路和斷路操作。e1 環(huán)回的作用：可以進(jìn)行本地和遠(yuǎn)端環(huán)回測試，檢測 e1 傳輸網(wǎng)是否正常和本地系統(tǒng)是否正常。e1 環(huán)回的條件：只有檢測到發(fā)送方向的可用 e1 和接受方向的可用 e1 的信道號完全一致時(shí)遠(yuǎn)端環(huán)回才有意義，本地環(huán)回不作要求。輸出環(huán)回有效指示信號為 e1lp_valid,高電平

23、有效，低電平無效。若檢測到遠(yuǎn)端為遠(yuǎn)端環(huán)回，則輸出 remote_e1loop=1，表示遠(yuǎn)端進(jìn)行了環(huán)回。 本地 e1 環(huán)回遠(yuǎn)端 e1 環(huán)回本 地本 地遠(yuǎn) 端4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 11 頁 共 52 頁 2.3 拆鏈、重新建鏈和帶寬自動調(diào)整拆鏈、重新建鏈和帶寬自動調(diào)整 鏈路建鏈后，本地和遠(yuǎn)端系統(tǒng)都處于傳輸狀態(tài)。當(dāng)某一 e1 突然斷了，則接受模塊能檢測到 los 或者 ais；或者當(dāng)原來斷開的 e1突然連通了，這時(shí)接受模塊能檢測到 lof0。上述兩種情況下，都產(chǎn)生系統(tǒng)復(fù)位信號，系統(tǒng)自動進(jìn)入檢測態(tài) 1；對端在傳輸態(tài)如果檢測到對方處于檢測態(tài) 1（通過接受到的奇幀 ts16 可以知

24、道） ，則產(chǎn)生系統(tǒng)復(fù)位信號（注意：如果在檢測態(tài) 1 則不產(chǎn)生復(fù)位信號） ，從而也進(jìn)入檢測態(tài) 1。這樣，原來的鏈路自動拆除，本地和遠(yuǎn)端重新初始化，重新建鏈，達(dá)到帶寬自動調(diào)整的目的。也可以這樣處理：當(dāng)某一 e1 突然斷了時(shí)，不使系統(tǒng)復(fù)位，而是通過奇幀 ts16 傳輸?shù)綄Χ?，對端收到后也拆除該?e1。但是，如果是原來斷開的 e1 突然連通了，則必須系統(tǒng)復(fù)位，因?yàn)橐y(tǒng)一檢測連通的e1 之間的相對延時(shí)是否超時(shí)。2.4 信令定義信令定義可用 e1：連通且相對延時(shí)不超過 128ms。發(fā)送和接受信道的可用 e1 相對獨(dú)立，傳輸也相對獨(dú)立，只有收發(fā)兩個(gè)方向的可用 e1 信道號完全一致時(shí)環(huán)回才有意義。信令描述：

25、 在檢測態(tài)，每一路單獨(dú)檢測。發(fā)基本幀，ts16 傳信令。 發(fā)送方向 ts16 信令：傳本地接受 e1 的情況，如本地接受 e1 的通斷和超時(shí)狀態(tài)（由本地接受模塊檢測） 。也傳本地對遠(yuǎn)端的復(fù)位信令； 接受方向 ts16 信令：表示本地發(fā)送 e1 的情況，如本地發(fā)送 e1 的通斷和超時(shí)狀態(tài)（由對端接受模塊檢測） 。 奇幀或者偶幀 ts16 寄存器每 2 幀更新一次。 e1 的本地和遠(yuǎn)端環(huán)回4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 12 頁 共 52 頁 1） ts16 信令的定義：奇幀 ts16（所有狀態(tài)）：傳本路 e1 狀態(tài)號（高 4 位）和 4 路 e1 的可用狀態(tài)（低 4 位）：bit7

26、bit6bit5bit4bit3bit2bit1bit0比特00000000復(fù)位值宏幀同步指示：1：同步；0：不同步lomegef本路 e1 狀態(tài)號：000 為復(fù)位態(tài)001 為檢測態(tài) 1010 為檢測態(tài) 2011 為檢測態(tài) 3100 為檢測態(tài) 4101 為初始化態(tài)110 為傳輸態(tài)3 路指示1：可用0：不可用2 路指示1：可用0：不可用1 路指示1：可用0：不可用0 路指示1：可用0：不可用 意義偶幀 ts16（非傳輸態(tài)）：傳 4 路 e1 的共同信息，即通斷狀態(tài)和本端環(huán)回狀態(tài)。bit7bit6bit5bit4bit3bit2bit1bit0比特00000000復(fù)位值本端e1lp_remote1

27、：設(shè)置環(huán)回；0：開路3 路通斷指示1 為通0 為斷2 路通斷指示1 為通0 為斷1 路通斷指示1 為通0 為斷0 路通斷指示1 為通0 為斷意義偶幀 ts16（傳輸態(tài)）：傳本路 e1 本傳輸方向信息bit7bit6bit5bit4bit3bit2bit1bit0比特00000000復(fù)位值 復(fù)幀編號：0255意義2） 測試碼 test1：測試信道的通斷狀態(tài)，定義 test1 = 01h；在檢測態(tài) 1，數(shù)據(jù)時(shí)隙發(fā)送 test1 碼，ts16 發(fā)送信令，其中 ts16 的 bit64 表示狀態(tài)號；在傳輸態(tài)，如果收到信令 ts16中的狀態(tài)號為檢測態(tài) 1，則表示對端復(fù)位后回到了檢測態(tài) 1，所以此時(shí)應(yīng)該產(chǎn)

28、生系統(tǒng)復(fù)位信號，以便也回到復(fù)位狀態(tài)，使本地和遠(yuǎn)端的狀態(tài)同步；3） 測試碼 test2：測試信道的可用狀態(tài)：只對連通的 e1 進(jìn)行測試，有可用、超時(shí) 2 種狀態(tài)，定義test2 = 02h；4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 13 頁 共 52 頁 4） 空閑碼 idle：在 imt 模塊中當(dāng)發(fā)送 fifo 還未寫滿之前發(fā)送的碼，以便保證 pcm32 個(gè)時(shí)隙中有數(shù)據(jù)。定義 idle 03h。2.5 復(fù)幀和宏幀復(fù)幀和宏幀2.5.1 復(fù)幀的收發(fā)與同步復(fù)幀的收發(fā)與同步1） 發(fā)送復(fù)幀定位的方法：使用 ts0 的 sa6 sa7 sa8 給奇幀編號，sa6，sa5 始終置 0。 偶幀 ts0 =

29、 10011011;奇幀 ts0 11000*；* 代表 sa8 sa7 sa6 1，3，5，7，9，11，13，15。2） 接受接受部分包括基本幀同步，復(fù)幀同步，宏幀同步。其中基本幀同步和復(fù)幀同步在 e1 解幀和信令提起模塊中完成，輸出幀頭 fp、復(fù)幀幀頭 mfp 以及 pcm 數(shù)據(jù)流到 imr，宏幀同步在 imr 中完成。同時(shí)輸出幀丟失 los、復(fù)幀丟失 lomf信號到系統(tǒng)控制模塊?；編剑核阉?10011011 的字節(jié)；復(fù)幀同步：搜索 11000111 的字節(jié)，如果檢測到 ts0 11000111，則下一個(gè)基本幀的幀頭即是復(fù)幀幀頭。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 14

30、頁 共 52 頁 2.5.2 宏幀的收發(fā)宏幀的收發(fā)與同步與同步1）宏幀定義256 個(gè)（4x64）復(fù)幀組成一個(gè)宏幀：megaframe，每路 e1 共 64 個(gè)復(fù)幀，4 路復(fù)幀并行組成的方陣 4*64（4 行 64 列，共 256 個(gè)復(fù)幀）形成宏幀，宏幀周期 128ms。如圖所示。2）宏幀同步發(fā)送時(shí)一個(gè)宏幀的 4 路 e1 數(shù)據(jù)同時(shí)發(fā)送，但接受時(shí)一個(gè)宏幀的 4 路 e1 數(shù)據(jù)流是先后到達(dá)的，當(dāng) 4 路 e1 數(shù)據(jù)都到齊時(shí)簡稱為宏幀同步。3）同步窗口：4 路 e1 中接受到的復(fù)幀編號分別記為 n0,n1,n2,n3。n0n1n2n3 構(gòu)成同步窗口，每隔一個(gè)復(fù)幀周期更新一次。4）同步碼：將宏幀頭即復(fù)

31、幀編號 0、1、2、3 作為宏幀同步碼。25242480253524912546250225572513 宏幀結(jié)構(gòu)e1_0e1_1e1_2e1_34 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 15 頁 共 52 頁 5）宏幀的發(fā)送宏幀的發(fā)送有 im 發(fā)送模塊（imt）和信令插入模塊共同完成。復(fù)位后，發(fā)送信道狀態(tài)寄存器 tx_ch3:0為 0，表示都不可用。rx_data7:0不寫入發(fā)送 fifo，一旦監(jiān)視到 tx_ch3:0中有可用信道，則使 rx_ready=1，并立即開始連續(xù)寫入采樣數(shù)據(jù)到對應(yīng)的 fifo 中。rx_ready=0 時(shí)禁止寫采樣數(shù)據(jù)到發(fā)送 fifo 中。監(jiān)視發(fā)送 fifo

32、的可讀標(biāo)志 t_fifo_ren（1 有效。0 無效） ，當(dāng)發(fā)送 fifo 全部半滿時(shí)，可讀標(biāo)志為 1。可讀標(biāo)志為 0 時(shí)，pcm 32 個(gè)時(shí)隙全部填寫 idle 碼，當(dāng)可讀標(biāo)志為 1 時(shí)，從下一幀開始讀取 fifo 中的數(shù)據(jù)，并填寫到 pcm30 個(gè)數(shù)據(jù)時(shí)隙中，其中 ts0 和 ts16 仍然填寫 idle。在信令發(fā)送模塊中，同樣監(jiān)視可讀標(biāo)志，當(dāng)可讀標(biāo)志為 1 時(shí)，從下一幀開始組織復(fù)幀和宏幀，即在 ts0 和 ts16 中插入相應(yīng)的信令：給基本幀編號來組織復(fù)幀，基本幀編號：115，插入奇幀 ts0 中。給復(fù)幀編號來組織宏幀：復(fù)幀編號：0255，并將復(fù)幀號寫入偶幀的 ts16 中。6）宏幀同步

33、條件宏幀同步在 im 接受模塊（imr）中完成。a) 當(dāng)可用 e1 的復(fù)幀頭出現(xiàn)時(shí)，才進(jìn)行串并轉(zhuǎn)換，并開始將復(fù)幀號寫入同步窗口中：n0 ，n1，n2，n3。此階段不將復(fù)幀數(shù)據(jù)寫入 fifo 中（屬于數(shù)據(jù)丟失，但沒有關(guān)系） 。 當(dāng) n0 ，n1， n2， n3 的最小值（即 n00 ，n11， n22， n3）出現(xiàn)時(shí)才將復(fù)幀數(shù)據(jù)寫入 fifo 中。當(dāng)他們的最小值都出現(xiàn)后，才進(jìn)入宏幀同步搜索狀態(tài)。 監(jiān)視同步窗口 n0 n1n2n3：當(dāng)滿足宏幀同步條件時(shí)，tx_ready 1。如果讀寫地址相差一個(gè)復(fù)幀的大小，就可以輪流讀 fifo。 每隔一個(gè)復(fù)幀的周期，同步窗口更新一次。每隔一個(gè)宏幀周期（64 個(gè)復(fù)

34、幀，128ms）檢查一次同步窗口是否滿足宏幀同步條件。如果復(fù)幀失步或者宏幀失步則產(chǎn)生系統(tǒng)復(fù)位信號。注意：上述的同步條件是針對 4 路 e1 都是可用的情況下，如果關(guān)閉某一路 e1，則宏幀結(jié)構(gòu)和同步條件要做相應(yīng)的改變。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 16 頁 共 52 頁 3 發(fā)送模塊和接受模塊工作流程發(fā)送模塊和接受模塊工作流程 發(fā)送 接受 接受 發(fā)送 本地 遠(yuǎn)端e1tx_oke1tx_delayts16_o_tts16_e_tstate _tdata _tstate _rdata _rts16_o_rts16_e_re1rx_ok e1rx_delay 發(fā)送模塊接受模塊發(fā)送 e1

35、 連通 寄存器發(fā)送 e1 超時(shí) 寄存器發(fā)送奇幀 ts16 寄存器發(fā)送偶幀 ts16 寄存器發(fā)送 e1 狀態(tài) 寄存器接受 e1 連通 寄存器接受 e1 超時(shí) 寄存器接受奇幀 ts16 寄存器接受偶幀 ts16 寄存器接受 e1 狀態(tài) 寄存器發(fā)送數(shù)據(jù) 寄存器接受數(shù)據(jù) 寄存器發(fā)送接受發(fā)送接受test1test1test1(ts16)test1(ts16)test2test2test2(ts16)test2(ts16)datadata本地遠(yuǎn)端 建鏈的握手過程4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 17 頁 共 52 頁 ny可用 e1n可用 e1可用 e1超時(shí) e1連通 e1斷開 e1復(fù)位(4

36、路)檢測態(tài) 1 目的：檢測出發(fā)送 e1 的通斷狀態(tài)，一旦檢測出來，則連通的 e1 同時(shí)進(jìn)入下一個(gè)狀態(tài)，斷開的 e1 仍然留在檢測態(tài) 1。方法：4 路同時(shí)發(fā) test1 碼，成基本幀。奇幀 ts16 傳送本路 e1 的狀態(tài)號和可用狀態(tài)，偶幀 ts16 傳送接受 e1 的通斷狀態(tài)。復(fù)位時(shí)，設(shè)置 4 路接受 e1 都不可用，都為斷開狀態(tài)，即ts16_o_t=00h，ts16_e_t =00h。然后由接受模塊根據(jù)檢測的情況改寫。在檢測態(tài) 1 只改寫偶幀ts16 和奇幀 ts16 中的狀態(tài)號部分。監(jiān)視接受偶幀 ts16 寄存器：ts16_e_r（表示發(fā)送 e1 的通斷狀態(tài)） ，一旦有連通的 e1，則連通

37、的 e1 同時(shí)進(jìn)入檢測態(tài) 2，斷開的 e1 繼續(xù)留在檢測態(tài) 1。 發(fā)送模塊工作流程y檢測態(tài) 2 目的：檢測出發(fā)送方向連通 e1 的可用性（可用還是超時(shí)） ；一旦檢測出來，可用 e1進(jìn)入初始化狀態(tài)， 超時(shí) e1 進(jìn)入檢測態(tài) 3 （其ts16 仍然傳信令到對端） 。方法：連通的發(fā)送 e1 同時(shí)發(fā)送 test2 碼，同時(shí)監(jiān)視接受方向奇幀 ts16 寄存器： ts16_o_r（表示發(fā)送 e1 的可用狀態(tài)） ，一旦有可用 e1，則可用的 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1進(jìn)入檢測態(tài) 3。初始化狀態(tài) 目的：配置發(fā)送 e1 信道狀態(tài)寄存器，形成發(fā)送帶寬。同時(shí)配置發(fā)送時(shí)鐘，完成建鏈。對有無本地環(huán)回進(jìn)行選擇配置。

38、方法：如果是本地環(huán)回，則發(fā)送帶寬和時(shí)鐘配置為 8m。否則，根據(jù)接受方向奇幀 ts16 寄存器：ts16_o_r（表示發(fā)送 e1 的可用狀態(tài)） ，配置發(fā)送 e1 信道狀態(tài)寄存器，形成發(fā)送帶寬。同時(shí)配置發(fā)送時(shí)鐘。完成配置后在下一幀直接進(jìn)入傳輸態(tài)。在初始化期間，仍然發(fā) test2 碼。傳輸狀態(tài) 目的： 根據(jù)建立的鏈路和帶寬發(fā)送數(shù)據(jù)， 處理 e1 本地環(huán)回和遠(yuǎn)端環(huán)回。方法： 當(dāng) imt 模塊監(jiān)視到發(fā)送信道狀態(tài)寄存器中有可用 e1 信道時(shí)，則使發(fā)送有效指示 rx_ready1，然后開始對接受數(shù)據(jù)線采樣，將采樣的數(shù)據(jù)寫入可用 e1 的發(fā)送 fifo 中。在 fifo 還沒有寫滿時(shí)，發(fā)送空閑碼 idle03

39、h，成基本幀。fifo 半滿時(shí)，開始讀 fifo 并同時(shí)發(fā)送。發(fā)送時(shí)組成復(fù)幀和宏幀。處理 e1 本地環(huán)回或者遠(yuǎn)端環(huán)回（將相應(yīng)的線短接和隔離） 。有系統(tǒng)復(fù)位信號？檢測態(tài) 3 目的：將超時(shí) e1獨(dú)立出來，但仍然傳信令。方法：連續(xù)發(fā)送 test1 碼，其 ts16 傳信令到對端。轉(zhuǎn)換條件：在檢測態(tài) 2，根據(jù)接受 e1 奇幀 ts16 寄存器（表示發(fā)送 e1 的可用狀態(tài)） 、接受 e1 偶幀 ts16 寄存器 （表示發(fā)送 e1 的通斷狀態(tài)）可以判斷超時(shí) e1；本地環(huán)回？4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 18 頁 共 52 頁 ny可用 e1可用 e1超時(shí) e1連通 e1斷開 e1復(fù)位(4

40、路)檢測態(tài) 1 目的：檢測出 4 路接受 e1 的通斷狀態(tài)；使接受模塊進(jìn)入幀同步狀態(tài)；檢測完畢時(shí)，將檢測結(jié)果通過發(fā)送 e1 信道的偶幀 ts16 傳送到對端，使對端發(fā)送模塊知道自己的發(fā)送 e1 信道上的通斷狀態(tài)，然后接受方向連通的 e1 進(jìn)入檢測態(tài) 2，斷開的 e1 進(jìn)入檢測態(tài) 4。方法：4 路同時(shí)檢測幀同步建立的時(shí)刻，即 lof0 的時(shí)刻。如果有一路先建立幀同步，即檢測到：los=0，ais=0，lof0，以及至少 4 次連續(xù)的 15 個(gè) test1 碼， 則從 lof0 時(shí)刻起在本幀結(jié)束時(shí)產(chǎn)生一個(gè)標(biāo)志 start，并開始計(jì)時(shí)，記滿 256ms 為止。注意：如果對端在傳輸態(tài)（例如：本端在傳輸

41、態(tài)突然復(fù)位了進(jìn)入檢測態(tài) 1，而這時(shí)對端仍然在傳輸態(tài)） ，則檢測不到至少 4 次連續(xù)的 15 個(gè) test1 碼，這時(shí)即使 lof0 也不計(jì)時(shí)，要等待，直到檢測到 test1 碼和滿足上述條件時(shí)才開始計(jì)時(shí)。每一路 e1 建立幀同步時(shí)都產(chǎn)生一個(gè) start 信號；256ms 內(nèi)未建立幀同步的屬于斷開 e1，建立幀同步的屬于連通 e1；將檢測結(jié)果填寫到發(fā)送 e1 偶幀ts16 寄存器，并發(fā)送到對端。然后，連通的 e1 同時(shí)進(jìn)入檢測態(tài) 2，斷開的 e1 進(jìn)入檢測態(tài) 4；在檢測態(tài) 4，搜索幀同步碼，一旦建立幀同步（不必檢測 test1 碼） ，則產(chǎn)生系統(tǒng)復(fù)位信號。注意：斷開的 e1不能留在檢測態(tài) 1，因

42、為檢測態(tài) 1 不產(chǎn)生系統(tǒng)復(fù)位信號。檢測態(tài) 2 目的： 檢測出連通的 e1 之間的相對延時(shí)，確定可用 e1 和超時(shí) e1。方法：接受的連通 e1 都檢測 test2 碼，從第一個(gè) e1 收到 test2 碼的時(shí)刻開始計(jì)時(shí)（連續(xù)收到 15 個(gè) test2 碼的時(shí)刻作為計(jì)時(shí)的起點(diǎn)） ，記滿 128ms 為止。128ms 內(nèi)收到 test2碼的 e1 屬于可用 e1， 未收到 test2 碼的 e1 屬于超時(shí) e1，當(dāng)然還要檢測狀態(tài)號。記滿 128ms 時(shí)，改寫發(fā)送方向奇幀ts16 寄存器（表示可用 e1 和不可用 e1）并從發(fā)送 e1 上傳過去，使對端知道在它自己的發(fā)送 e1 上哪些可用，哪些不可用

43、。然后可用 e1 進(jìn)入初始化狀態(tài)，超時(shí) e1 進(jìn)入檢測態(tài)3。(對端發(fā)送模塊知道可用 e1 后也進(jìn)入初始化狀態(tài)，超時(shí)e1 進(jìn)入檢測態(tài) 3)。初始化狀態(tài) 目的：配置接受 e1 信道狀態(tài)寄存器，形成接受帶寬。同時(shí)配置接受時(shí)鐘，完成建鏈。對有無本地環(huán)回進(jìn)行選擇配置。方法：如果是本地環(huán)回，則發(fā)送帶寬和時(shí)鐘配置為 8m。否則根據(jù)檢測態(tài) 2 的檢測結(jié)果，配置接受 e1信道狀態(tài)寄存器，形成接受帶寬。同時(shí)配置接受時(shí)鐘。完成配置后在下一幀直接進(jìn)入傳輸態(tài)。檢測態(tài) 4 目的： 實(shí)時(shí)檢測斷開e1 的連通狀態(tài)，一旦連通，則產(chǎn)生系統(tǒng)復(fù)位信號。方法：搜索幀同步碼，一旦建立幀同步（不必檢測 test1 碼） ，則產(chǎn)生系統(tǒng)復(fù)位信

44、號。檢測態(tài) 3 目的：將超時(shí) e1 獨(dú)立出來，但仍然傳信令。方法：接受 test1 碼，接受 ts16信令。本地環(huán)回？4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 19 頁 共 52 頁 接受模塊工作流程傳輸狀態(tài) 目的： 根據(jù)建立的鏈路和帶寬接受數(shù)據(jù)， 處理 e1 本地環(huán)回和遠(yuǎn)端環(huán)回。發(fā)送和接受模塊單獨(dú)傳輸數(shù)據(jù)，但信令走相反的方向。 本地和遠(yuǎn)端在傳輸態(tài)時(shí)，只要一端復(fù)位，另一端能檢測到，也跟著復(fù)位，使本地接受和遠(yuǎn)端發(fā)送的狀態(tài)同步。 方法： 進(jìn)入傳輸態(tài)后，im 接受模塊即開始工作，搜索復(fù)幀同步和宏幀同步 ， 宏幀同步建立后，輸 出接受數(shù)據(jù)有效指示 tx_ready 1（有效） 。 根據(jù)接受可用 e

45、1 信道號，同時(shí)寫各自的接受 fifo 和按順序輪流讀 fifo。復(fù)幀失步和宏幀失步都產(chǎn)生系統(tǒng)復(fù)位信號。 處理 e1 本地環(huán)回或者遠(yuǎn)端環(huán)回（將相應(yīng)的線短接和隔離） 。 接受模塊的預(yù)處理：預(yù)處理在 im 模塊之前的信令接受模塊完成。在傳輸態(tài)，如果檢測到接受奇幀 ts166:4=001（而不是 011） ，表示對端發(fā)送 e1 為檢測態(tài) 1，不是傳輸態(tài)（可能對端系統(tǒng)復(fù)位了） ，則產(chǎn)生系統(tǒng)復(fù)位信號，使本地也復(fù)位并回到檢測態(tài) 1。拆鏈、重新建鏈和帶寬自動調(diào)整：1） 當(dāng)某一 e1 突然斷了，則接受模塊能檢測到 los 或者 ais；或者2） 當(dāng)原來斷開的 e1 突然連通了，這時(shí)接受模塊能檢測到 lof0。

46、上述兩種情況下，都產(chǎn)生系統(tǒng)復(fù)位信號（本地環(huán)回例外，不產(chǎn)生系統(tǒng)復(fù)位信號） ，系統(tǒng)自動進(jìn)入檢測態(tài) 1。這樣，原來的鏈路自動拆除，本地和遠(yuǎn)端重新初始化，重新建鏈，達(dá)到帶寬自動調(diào)整的目的。也可以這樣處理：當(dāng)某一 e1 突然斷了時(shí)，不使系統(tǒng)復(fù)位，而是通過奇幀 ts16 傳輸?shù)綄Χ?，對端收到后也拆除該?e1。但是，如果是原來斷開的 e1 突然連通了，則必須系統(tǒng)復(fù)位，因?yàn)橐y(tǒng)一檢測連通的 e1 之間的相對延時(shí)是否超時(shí)?？捎?e1ny有系統(tǒng)復(fù)位信號？復(fù)位（4 路）4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 20 頁 共 52 頁 4 系統(tǒng)組成功能框圖系統(tǒng)組成功能框圖shc_selintcsalewrrdd

47、ata7:0addr2:0los0los1los2los3lof0lof1lof2lof3tx_fre2:0tx_clktx_data7:0tx_readyrx_fre2:0rx_clkrx_data7:0rx_readyaram16:0dram7:0we oecs_ram e1tx_delay0e1tx_delay1e1tx_delay2e1tx_delay3e1rx_delay0e1rx_delay1e1rx_delay2e1rx_delay3系統(tǒng)控制tdp0:3/clk_t0:3tdn0:3/ tdd0:3tx_hdb3_nrztclk0:3e1lp_le1lp_re1lp_validr

48、emote_e1loop im 發(fā)送 hdb3 編碼 系統(tǒng)組成功能框圖 4e1 成幀 信令插入和 hdb3 解碼rdp0:3/clk_r0:3rdn0:3/ rdd0:3rx_hdb3_nrzrclk0:3im 接受 和 sram 接口模塊ais0ais1ais2ais3e1tx_ok0e1tx_ok1e1tx_ok2e1tx_ok3e1rx_ok0e1rx_ok1e1rx_ok2e1rx_ok3clk_49152kreset 4e1 解幀和 信令提起e1 環(huán)回處理發(fā)送狀態(tài)機(jī)接受狀態(tài)機(jī) 時(shí) 鐘 產(chǎn) 生 cpu 接口 寄存器4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 21 頁 共 52 頁 5

49、 cpu 接口接口5.1 功能功能cpu 接口模塊的作用是便于網(wǎng)管，外部 cpu 可以配置 fpga（如環(huán)回、碼型選擇等）和讀取 fpga 的工作狀態(tài)（如 e1 的通斷、超時(shí)，帶寬指示，告警指示，初始化和傳輸狀態(tài)指示等等） 。5.2 寄存器寄存器寄存器定義為 8 位，地址為 3 位。 4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 22 頁 共 52 頁 5.2.1 配置寄存器配置寄存器(reg_config)地址:oh bittypefunctiondefaultbit7rshc_sel: 軟硬配置開關(guān)0bit6r/we1lp_local :本地環(huán)回0bit5r/we1lp_remote :遠(yuǎn)

50、端環(huán)回0bit4r/we1tx_hdb3_nrz：發(fā)送方向碼型1bit3r/we1rx_hdb3_nrz：接受方向碼型1bit2rconfigure : 軟配置狀態(tài)0bit1r/wrst_cpu:軟復(fù)位1bit0r/wunused0 功能說明： 1）為了調(diào)試和操作的方便，設(shè)置一個(gè)軟硬配置開關(guān)：shc_sel（只讀） 。shc_sel 和硬配置通過跳線器手工實(shí)現(xiàn)。shc_sel1 時(shí)，該寄存器為只讀屬性(硬配置)；shc_sel0 時(shí)，該寄存器為讀寫屬性（軟配置） 。2）e1lp_local 為 1 時(shí)，本地環(huán)回有效，為 0 時(shí)無效；3）e1lp_remote 為 1 時(shí)，遠(yuǎn)端環(huán)回有效，為 0

51、時(shí)無效；4）e1tx_hdb3_nrz 和 e1tx_hdb3_nrz 為 1 時(shí)是 hdb3 碼型，為 0 時(shí)是 nrz碼型。5) configure : 軟配置狀態(tài)。為 1 時(shí)表示軟配置完成。如果 shc_sel 1，則 configure 值沒有意義；如果 shc_sel 0，則 configure 為 0 表示還沒有配置，芯片中的狀態(tài)機(jī)等待配置，configure 為 1 表示已經(jīng)配置。 6）rst_cpu：軟復(fù)位。cpu 通過寫該寄存器可使系統(tǒng)復(fù)位。為 0 時(shí)導(dǎo)致復(fù)位。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 23 頁 共 52 頁 5.2.2 狀態(tài)寄存器狀態(tài)寄存器（1）帶寬寄存

52、器(reg_band)地址:1hbittypefunctiondefaultbit7rrx_fre20bit6rrx_fre10bit5rrx_fre00bit4rtx_fre20bit3rtx_fre10bit2rtx_fre00bit1r/wunused0bit0r/wunused0功能說明： rx_free2:0：發(fā)送方向帶寬指示，為 0 時(shí)表示沒有建立連接，帶寬為 0； 為 n 時(shí)，表示帶寬為 n*1.92m； tx_free2:0：接受方向帶寬指示，為 0 時(shí)表示沒有建立連接，帶寬為 0； 為 n 時(shí)，表示帶寬為 n*1.92m；4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 24 頁

53、 共 52 頁 （2）綜合狀態(tài)寄存器(reg_multstate)地址:2hbittypefunctiondefaultbit7rrx_ready 0bit6rtx_ready 0bit5re1lp_valid0bit4rremote_e1loop0bit3rais30bit2rais20bit1rais10bit0rais00功能說明：rx_ready: 發(fā)送方向工作狀態(tài)。為 0 時(shí)表示發(fā)送方向正在初始化；為 1 時(shí)表示已經(jīng)進(jìn)入傳輸狀態(tài)，可以傳輸數(shù)據(jù)；tx_ready: 接受方向工作狀態(tài)。為 0 時(shí)表示接受方向正在初始化；為 1 時(shí)表示已經(jīng)進(jìn)入傳輸狀態(tài)，可以傳輸數(shù)據(jù)；e1lp_valid:

54、環(huán)回有效指示。為 0 時(shí)表示沒有環(huán)回或者有環(huán)回時(shí)但環(huán)回?zé)o效；為1 時(shí)表示環(huán)回有效；remote_e1loop: 為 1 時(shí)表示遠(yuǎn)端有環(huán)回，本地和遠(yuǎn)端組成的系統(tǒng)處于遠(yuǎn)端環(huán)回工作模式。為 0 時(shí)表示遠(yuǎn)端無環(huán)回。ais0-3 : 分別表示 0 到 3 路 e1 的上游告警指示，為 0 時(shí)表示無上游告警，為 1時(shí)有上游告警。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 25 頁 共 52 頁 （3）信道通斷寄存器(reg_channel_link)地址:3hbittypefunctiondefaultbit7re1tx_ok31bit6re1tx_ok21bit5re1tx_ok11bit4re1tx

55、_ok01bit3re1rx_ok31bit2re1rx_ok21bit1re1rx_ok11bit0re1rx_ok01功能說明：e1tx_ok0-3： 分別表示發(fā)送方向 0 至 3 路 e1 信道的通斷狀態(tài)，為 1 表示斷開，為 0 表示連通；e1rx_ok0-3： 分別表示接受方向 0 至 3 路 e1 信道的通斷狀態(tài)，為 1 表示斷開，為 0 表示連通；4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 26 頁 共 52 頁 （4）信道超時(shí)寄存器(reg_channel_timeout)地址:4hbittypefunctiondefaultbit7re1tx_delay31bit6re1t

56、x_delay21bit5re1tx_delay11bit4re1tx_delay01bit3re1rx_delay31bit2re1rx_delay21bit1re1rx_delay11bit0re1rx_delay01功能說明：e1tx_delay0-3： 分別表示發(fā)送方向 0 至 3 路 e1 信道的超時(shí)狀態(tài)，為 0 表示不超時(shí)，為 1 表示超時(shí)或者斷開；e1rx_delay0-3： 分別表示接受方向 0 至 3 路 e1 信道的超時(shí)狀態(tài)，為 0 表示不超時(shí)，為 1 表示超時(shí)或者斷開；4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 27 頁 共 52 頁 （5）告警指示寄存器(reg_wa

57、rnning)地址:5hbittypefunctiondefaultbit7rlos31bit6rlos21bit5rlos11bit4rlos01bit3rlof31bit2rlof21bit1rlof11bit0rlof01功能說明：los0-3： 分別表示接受方向 0 至 3 路 e1 信道的信號丟失告警，為 0 表示沒有信號丟失，為 1 表示有信號丟失；lof0-3： 分別表示接受方向 0 至 3 路 e1 信道的幀丟失告警，為 0 表示沒有幀丟失，為 1 表示有幀丟失。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 28 頁 共 52 頁 （6）中斷寄存器(reg_int)地址:6hb

58、ittypefunctiondefaultbit7rint0bit6rstate0bit5r/wunusedxbit4r/wunusedxbit3r/wunusedxbit2r/wunusedxbit1r/wunusedxbit0r/wunusedx功能說明：int: 中斷指示，只讀屬性。當(dāng)系統(tǒng)復(fù)位后產(chǎn)生第一次中斷， int=1，給 cpu 一個(gè)中斷請求，使 cpu 讀取初始狀態(tài)值。cpu 響應(yīng)中斷時(shí)，int 自動清零。當(dāng)系統(tǒng)進(jìn)入傳輸態(tài)時(shí)，int 第二次為 1，即產(chǎn)生第二次中斷請求，使 cpu 讀取傳輸狀態(tài)值。state：狀態(tài)指示，為 0 表示系統(tǒng)處于初始化狀態(tài)，為 1 表示已經(jīng)進(jìn)入傳輸狀態(tài)，

59、只讀屬性。4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 29 頁 共 52 頁 （7）復(fù)幀告警寄存器(reg_mf_warning)地址:7hbittypefunctiondefaultbit7rlomf31bit6rlomf21bit5rlomf11bit4rlomf01bit3rlomegaf1bit2r/wunused1bit1r/wunused1bit0r/wunused1功能說明：lomf03：分別對應(yīng) 03 路 e1 信道復(fù)幀丟失指示，為 1 時(shí)復(fù)幀丟失，為 0時(shí)，復(fù)幀同步；lomegaf：宏幀丟失，為 1 時(shí)，宏幀丟失，為 0 時(shí)宏幀同步。5.3 cpu 模塊功能框圖模塊功能框圖

60、cpu 接口模塊功能框圖intdata7:0shc_selcsalewrrd 控制器 譯碼與鎖存 寄存器 。 。 。 。 。 。addr2:0 buffer4 路 e1 反向復(fù)用 fpga 設(shè)計(jì)方案第 30 頁 共 52 頁 信號說明：addr2:0：地址線；data7:0：數(shù)據(jù)線；int：中斷請求，高電平有效；cs：片選信號，低電平有效；ale：鎖存控制，高電平通過，低電平鎖存；wr：寫使能，低電平有效；rd：讀使能，低電平有效；sch_sel：軟硬配置開關(guān)，功能見寄存器說明。5.4 cpu 接口工作特點(diǎn)接口工作特點(diǎn)1）芯片復(fù)位后，int=0。復(fù)位信號為 1 后，int=1 ，產(chǎn)生第一次中斷