數(shù)電習題答案(1)課案

1、習題答案第一章數(shù)制和碼制1. 數(shù)字信號和模擬信號各有什么特點？答：模擬信號一一量值的大小隨時間變化是連續(xù)的。數(shù)字信號一一量值的大小隨時間變化是離散的、突變的(存在一個最小數(shù)量單位)。2. 在數(shù)字系統(tǒng)中為什么要采用二進制？它有何優(yōu)點？答：簡單、狀態(tài)數(shù)少，可以用二極管、三極管的開關(guān)狀態(tài)來對應(yīng)二進制的兩個數(shù)。3. 二進制：0、1;四進制：0、1、2、3 ;八進制：0、1、2、3、4、5、6、7;十六進制： 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。4. (30.25)10=( 11110.01)2=( 1E.4)16。 (3AB6)花=(0011101010110110)2=(

2、35266)8。(136.27)10=( 10001000.0100) 2=( 88.4) 16。5. B E6. ABCD7. (432.B7) 16=( 010000110010. 10110111) 2=(2062. 556) 8。8. 二進制數(shù)的1和0代表一個事物的兩種不同邏輯狀態(tài)。9. 在二進制數(shù)的前面增加一位符號位。符號位為0表示正數(shù)；符號位為1表示負數(shù)。這種表示法稱為原碼。10. 正數(shù)的反碼與原碼相同，負數(shù)的反碼即為它的正數(shù)原碼連同符號位按位取反。11. 正數(shù)的補碼與原碼相同，負數(shù)的補碼即為它的反碼在最低位加1形成。12. 在二進制數(shù)的前面增加一位符號位。符號位為0表示正數(shù)；符號

3、位為1表示負數(shù)。正數(shù)的反碼、補碼與原碼相同，負數(shù)的反碼即為它的正數(shù)原碼連同符號位按位取反。負數(shù)的補碼即為它的反碼在最低位加1形成。補碼再補是原碼。13. A :(+1011)2的反碼、補碼與原碼均相同：01011;B: (-1101)2的原碼為11101,反碼為10010, 補碼為10011.14. A: (111011)2的符號位為1，該數(shù)為負數(shù)，反碼為100100,補碼為100101. B: (001010)2的符號位為0，該數(shù)為正，故反碼、補碼與原碼均相同：001010.15. 兩個用補碼表示的二進制數(shù)相加時，和的符號位是將兩個加數(shù)的符號位和來自最高有效數(shù)字位的進位相加，舍棄產(chǎn)生的進位得

4、到的結(jié)果就是和的符號。+3的補碼000011, +15的補碼 001111,和為 010010; +9 的補碼 01001, -12 的補碼 10100,和 11101.16. (100001000) bcd= ( 108) d= (6C) h= ( 01101100) b。17. A18. A19. 常見的十進制代碼有 8421碼，2421碼，5211碼，余3碼，余3循環(huán)碼；前3種碼從左 到右每一位的1分別用碼的權(quán)值表示；余 3碼的權(quán)值為8、4、2、1;余3循環(huán)碼相鄰的 兩個代碼之間僅有一位的狀態(tài)不同。20. 計算機鍵盤上的按鍵是ASCII 碼。1000100 1011000 1011000

5、 1011001.(參見教材 P15表1.5.3)71習題答案第二章邏輯代數(shù)基礎(chǔ)1. 二值邏輯是指只有兩種對立邏輯狀態(tài)的邏輯關(guān)系。如門的開、關(guān)等。二值邏輯中的正邏輯指有1表示高電平，開關(guān)閉合等有信號的狀態(tài)，0表示低電平，開關(guān)斷開等無信號狀態(tài)；負邏輯則正好與正邏輯相反。2. 見教材P22-23。3. 正邏輯與、或、非運算的真值表：與或非ABY000010100111Ay000011101111to負邏輯 與、或、非運算的真值表：與或非ABY1111010110004. 連續(xù)異或1985個1的結(jié)果是1.5. D6. 奇數(shù)7. 18. A9. AABY11100D10000toQ10. 邏輯函數(shù)F二

6、A( B C)*1的對偶函數(shù)Fd =( A +BC )，反函數(shù)F： (A BC )o11. 邏輯函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯電路圖、時序圖和卡諾圖等五種 形式。12. 用標準積之和表示，則F (A, B, C, D )=(ABC +ACD +ABD +BCD+ ABCD )=Dm (7, 11, 13, 14, 15)。用標準和之積表示，則 F (A, B, C, D )= nM (0,1,2, 3, 4, 5, 6, 8, 9, 10, 12)。13. n個變量分別有2 n個最小項和最大項。14. A C D三項15. nM (3, 5, 7, 11, 13, 14, 15)D

7、m(O, 1,2, 4, 8, 10, 12)16. F 負(A, B, C )= Em( 0, 3, 5, 6)17. 最簡與或表達式為：A B ;最簡或與表達式：A， B18. A BC AC B C的最小項之和表達式為：丫二 ABC ABC ABC ABC 二 m3 m5 m7 g = m(1,3,5,7)Y = AB C的最大項之積表達式為：Y =(A B C)(A B C)(A B C)八 M (0,2,6)丫二AB BC AC的與非-與非表達式為：Y =(AB) (BC) (AC)丫二AB C B 的或非-或非表達式為:丫 =ABC BCJ ABC ABC ABC 丫 =BC BC

8、 AB 或 Y#BC BC AC丫 = (Y ) = B C)(B C)(A B) =(B C)(B C)(A B) =(B C) (B C ) (A B)19.丫二 AB B A B二 AB BY = ABD AB CD AC DE A丫二 ABCD ABD ACD 二 AD(BC B C)二AD(C C)二 AD丫二 AC ABC二 A(C BC C二 A( CBl q A=AC A B ACACD C DAD DDC DA CD丫二 AC BC AB=AC B(A C )=AC (AC) B=AC B丫 =AB C A B C=AB C (ABC)=120.卡諾圖的幾何相鄰性包括的三種情

9、況：相接相鄰、相對相鄰、相重相鄰。小方格相連(有公共邊)則相鄰 對折重合的小方格相鄰循環(huán)才目鄰21.Y 二 AB AC BC CD二 AB C DY=ABC A B A D C B=B C DY 二 A B AC B C =AB ACY = AB A C C D D二 AB A C DL(A,B,C,D)j m(0,13,14,15) d(1,2,3,9,10,11)二 A B AD ACL(A,B,C,D)八 m(0,1,2,5,6,8,9,10,13,14) = C D CD B DF(A,B,C,D)八 m(0,2,4,6,9,13) d(1,3,5,7,11,15) = A D第三章門

10、電路一、填空1. 用以實現(xiàn) 基本邏輯運算和復合邏輯運算的單元電路稱為門電路。2. 常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、異或門等幾種。3. 正邏輯是指 以高電平表示邏輯 1,低電平表示邏輯 0。4. 負邏輯是指 以低平表示邏輯1，高電平表示邏輯 0。5. 反相器的輸入特性是指從反相器輸入端看進去的輸入電壓與輸入電流的關(guān)系。6. 反相器的輸出特性是指從反相器輸出端看講去的輸出電壓與輸出電流的關(guān)系。7. 兩個0D與非門線與后，實際的邏輯關(guān)系是與或非 。8. 噪聲容限示意圖如下圖所示。反相器輸入為高電平時的噪聲容限公式是_Vnh =VoH(min) -ViH(min) _，低電

11、平時的噪聲容限公式是VNL=VlL(max) zVoL(max)_。1輸出八 RTP (Vcc9. TTL門電路的輸入端負載特性用公式表達為一 VBE1 ) 10.三態(tài)門的輸出是 高申，平、低電平和高阻態(tài) 二、輸入信號的高、低電平分別是5V和0V ,冃為3.3 k Q , R2為10 k Q , Rc為1 k Q , Vcc 為5V , Vee為-8V，三極管的B為20,飽和壓降與飽和導通時的內(nèi)阻忽略。計算輸入高、低電平時對應(yīng)的輸出電平。TVb= vVVeeRi + R=(ViV1 8 3.3)V13.3R R2Rl R23.3 1013.3k =2.5k當 W=Vil=OV 時，0+8vB

12、=(03.3)V=-2V13.3發(fā)射結(jié)反偏，三極管截止，ic=0,vo=Vcc=5V。當 Vi =Vih =5V 時，0+8vB =(03.3)V=-2V13.3VB -VBE1.8 -0.7ib -Rb2.5 103深度飽和時三極管的基極電流為1.Vcc5BS期小:Rc320 1 10滿足iB| BS，故三極管處于深度飽和狀態(tài)，Vo 0VA=0.44mAA=0.25mAo三、分析圖示電路的邏輯功能。答案：詳見教材P116四、輸入電壓波形如圖所示，試畫出電路的輸出電壓波形。 答案：五、已知圖中各門電路都是74系列門電路，指出各門電路的輸出是什么狀態(tài)。10 kQ答案：丫1為高電平；丫2為低電平；

13、Y3為低電平；丫4為低電平。六、74系列TTL與非門組成如圖電路。 試求前級門Gm能驅(qū)動多少個負載門？門 Gm輸出高 電平Voh 3.2V，低電平Vol 0.4V，輸出低電平時輸出電流最大值 lLmax=16 mA，輸出高 電平時輸出電流最大值 IoHmax= -0.4mA ,與非門的電流Iil冬-1.6mA , 1舊w 0.04 mA。to答案：在滿足VolW 0.4V的條件下，求得可驅(qū)動的負載門數(shù)目為Ni1 OL(max)1 IL(max)161.6=100.42 0.04=5在滿足Voh3.2V的條件下，求得可驅(qū)動的負載門數(shù)目為1 OH(max) N2 pI IH(max)因此Gm最多能

14、驅(qū)動5個同樣的與非門。七、上題中，若門均為 74系列TTL或非門，而其它條件不變，門的參數(shù)與上題相同，那么 前級門Gm能驅(qū)動多少個負載門？答案：在滿足VlW 0.4V的條件下，求得可驅(qū)動的負載門數(shù)目為弘蘭匕隔)=52l|L(max)|2 .6在滿足Voh3.2V的條件下，求得可驅(qū)動的負載門數(shù)目為N2蘭咕=5pI IH(max) 2 漢 .4因此Gm最多能驅(qū)動5個同樣的或非門。八、計算圖中上拉電阻 Rl的阻值范圍。前級輸出門均為 74LS系列OC門，電源Vcc=5V, 輸出高電平Voh3.2V，輸出低電平 Vol 0.4V。輸出管截止時漏電流Ih 0.1mA，低電平 輸出時允許的最大負載電流 I

15、oL(max) =8 mA，后級負載門為 74系列TTL與非門，輸入電流Iil -0.4 mA , Iih w 0.02 mA。Rl的最大允許值為(max)CC OH 5=4. 0 9knIO H ml | H 30. 170. 0 2Rl的最小允許值為RlC C - V o L(m i771 O L ( m ax m 1:5一0. 4k=0. 68 klg- 3 0. 4故Rl的取值范圍應(yīng)為0. 6 8k K 3.2V，輸出低電平 Vol 0.4V。輸出管截止時漏電流Ioh 0.1mA，低電平輸出時允許的最大負載電流loL（max）=8 mA，后級的74系列TTL或非門，輸入電流Iil -0

16、.4 mA , llHw 0.02 mA ;后級的 74 系列 TTL 非門，輸入電流 llLw -0.4 mA, llH w 0.02 mA。答案：Rl的最大允許值為Rl的最小允許值為Rl(m a X)Vc c V O HnloH ml |5- 3. 220. 15k1 = 6 k0. 0 2Rl二Vc c - V O L(m i F)|_1O L (max 0 1;雹忙=5故Rl的取值范圍應(yīng)為o.7 7k蘭Rl 00UUJS o cA AlS 74HC14K(2) YsAl Ai+5|V Ao A】A2 Sj S2 S3釦 A】A2 S S2 S374HC138(1)74HC138(2)0

17、 Y2Y3Y4Y5 Y6Y7TTTTTTTT77 y f 77 戶 nr/ 7* 7F 丁、Zi S 3 乙斗 久 5Y0Y1 Y2Y3 Y4 Y5 Y6Y,TTTTTTTT7F 7* 齊 7pF 70 pF官3 |。H乙也必口乙理憶厲七、分析圖示電路的邏輯功能。各輸出為1時，分別表示什么含義?I片 匚 竹 遼一北答案：根據(jù)邏輯電路圖寫出邏輯表達式:=A(AB) = A(A B) = AB= (Y, Y3) =(AB A B)二 A B ABY二 B(AB)二 B(A B )二 A B此電路的邏輯功能為1位數(shù)值比較器。當 Yi=1時，表示二進制數(shù) AB ;當丫2=1時，表示二進制數(shù) A=B ;

18、當丫3=1時，表示二進制數(shù) A1從巧uAoAY EUHt?-H o L 2 3 D D D DJT九、用3線-8線譯碼器74HC138和門電路產(chǎn)生如下函數(shù)。 用8選1數(shù)據(jù)選擇器74HC151實現(xiàn)函數(shù)丫2。 = AC BC ABC ABC BCY3 =BC ABC答案： AC BC =ABC ABC ABC =m7 m5 gY - ABC ABC BC =ABC ABC ABC ABm1 m4 m7 m3Y3 二 B C ABC 二 ABC AB C ABm4 m0 m5令 A2=a Ai=b Ao=c 貝U Yo Y/ ； mm7丫1 = mb mb 葉二(mi mk m?)Y? =m m4

19、m7 mt = (mi m3 mu m)丫3 二 g m 叫=(m mu mk)$為121霞2 10 I 2 1- AAA s s s7 6 5 4 3 2 1 0 YYYYYYYYEY3當用8選1數(shù)據(jù)選擇器74HC151實現(xiàn)函數(shù)丫?時，令A(yù)?=A Ai=B Ao=C 貝 V Di=D3=D4=D7=1Do=D2=D5=D6=O0D0D! D2D3 D4D5 D6D7AoAt74HC151十、用4線-16線譯碼器74LS154和門電路產(chǎn)生如下函數(shù)。Y = ACD A BCD BC BCD答案：Y = AC D A B CD BC BCD = m3 m6 m7 m9 葉3 m14r r r r

20、r rr r=t3 ms 6 mb E4 E5)令 A3=A A2=B Ai=C Ao=D 貝y Yd Y)5 IT0 m15O I 2 J 4- 5 6 7 9 G U 2 5-4 5 yyyyyyyyyyvyvvm3S1龍十一、某工廠有三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機X和Y。Y的發(fā)電能力是X的兩倍。女口果一個車間開工，只起動 X即可；如果兩個車間同時開工，只起動 Y即可；如果三個車間同時開工， 則X和Y都要起動。試設(shè)計一個控制發(fā)電機 X、Y起動和停止的邏輯電路。(1 )用全加器實現(xiàn)。(2 )用譯碼器實現(xiàn)。(3)用門電路實現(xiàn)，門電路種類不限。答案：用E、F、G三個變量作為輸入變量分別

21、對應(yīng)三個車間，并設(shè)車間開工為1,不開工為0;X、Y兩個變量作為輸出變量分別對應(yīng)兩臺發(fā)電機，并設(shè)電機啟動為1,停止為0。根據(jù)題意可列真值表:由真值表寫出邏輯表達式：X 二 E F G E FG EF G EFGY = E FG EF G EFG EFG(1) 用全加器實現(xiàn)輸入E 押 G輸出X Y0 0 00 00 0 11 00 I 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1令 CI = E A=F B=G 則 S=X CO=YG BECI CO工Y（2 ）用譯碼器實現(xiàn)。X 二 E F G E FG EF G EFG 二 mi mb m4（ml m2

22、 m m7）丫二 E FG EFG EFGEFG 二譏叫 m6二（譏譏 譏 m7）OOSH 龍2 M o I 2 3AAA s s s7 6 5 4 3 2 1 o YYYYYYYYA(3)用門電路實現(xiàn)，門電路種類不限。令 Ab=E Ai=FAo=G 貝V丫0）丫7 m0 m7X 二EFG EFG EFG EFG 二G(EF EF) G (EF EF ) 二G(E 二 F) G(E 二 F)=E 二 F 二 G丫二 EFG EFG EFG EFG= G(E F EF ) EF(G G)二G(E二 F) EF第五章 觸發(fā)器1. 觸發(fā)器是能夠記憶一位二值信號的基本邏輯單元。2. 觸發(fā)器有兩個穩(wěn)定的

23、狀態(tài)，可用來存儲數(shù)碼_0和 丄（只要電源不斷電）。觸發(fā)器按其邏輯功能可分為_RS觸發(fā)器、D_觸發(fā)器、遲觸發(fā)器、工觸發(fā)器等四種類型。按觸 發(fā)方式可以分為：電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)。3. 觸發(fā)器有兩個穩(wěn)定狀態(tài)，通常用 Q端的輸出狀態(tài)來表示觸發(fā)器的狀態(tài)。4. 或非門構(gòu)成的SR鎖存器的輸入為3=1、R=0，當輸入S變?yōu)?時，觸發(fā)器的輸出將會（C ）。（A）置位（B）復位（C）不變5. 與非門構(gòu)成的SR鎖存器的輸入為 S=0、R=0，當兩輸入的0狀態(tài)同時消失時，觸發(fā)器的輸出狀態(tài)為（D）（A）Q=0、Q=1（ B） Q=1、Q=0（ C） Q=1、Q=1（ D）狀態(tài)不確定6. 觸發(fā)器引入時鐘脈沖的目的

24、是（B ）A）改變輸出狀態(tài)（B）改變輸出狀態(tài)的時刻受時鐘脈沖的控制（C）保持輸出狀態(tài)的穩(wěn)定性7. 與非門構(gòu)成的SR鎖存器的約束條件是（ B）（a）S R = o （b）S R = 1（C）SR=o （d）SR = 18. 空翻”是指（A）（A）在時鐘信號作用時，觸發(fā)器的輸出狀態(tài)隨輸入信號的變化發(fā)生多次翻轉(zhuǎn)（B）觸發(fā)器的輸出狀態(tài)取決于輸入信號（C）觸發(fā)器的輸出狀態(tài)取決于時鐘信號和輸入信號（D）總是使輸出改變狀態(tài)9. JK觸發(fā)器處于翻轉(zhuǎn)時，輸入信號的條件是（D）（A） J=0 , K=0 （B）J=O , K=1（C） J=1 , K=0（D）J=1 , K=110. J=K=1時，JK觸發(fā)器的時

25、鐘輸入頻率為120Hz, Q輸出為（C ）（A ）保持為高電平（B）保持為低電平（C）頻率為60Hz的方波（D）頻率為240Hz的方波11. JK觸發(fā)器在CP的作用下，要使 Q*二Q，則輸入信號為（A）（A ） J=K=0（ B） J=1 , K=0（ C） J=K=Q （ D） J=0 , K=112. 下列觸發(fā)器中，沒有約束條件的是（ B）（A ） SR鎖存器（B）主從JK觸發(fā)器（C）鐘控RS觸發(fā)器13. 某JK觸發(fā)器工作時，輸出狀態(tài)始終保持為1,則可能的原因有（ACD ）（A）無時鐘脈沖輸入（B） J=K=1（ C） J=K=0 （ D） J=1 , K=014歸納基本RS觸發(fā)器、同步觸

26、發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器觸發(fā)翻轉(zhuǎn)的特點。 答：（1）基本的RS觸發(fā)器的動作特點是在輸入信號S和R的全部作用時間內(nèi)，都能直接改變輸出端Q狀態(tài)。（2） 同步RS觸發(fā)器的動作特點是在 CP=1的全部時間內(nèi)，S和R的變化都將引起觸發(fā)器狀 態(tài)的相應(yīng)改變。（3） 主從觸發(fā)器的動作特點是觸發(fā)器的翻轉(zhuǎn)分兩步動作：第一步，在CP=1的期間主觸發(fā)器接收輸入端的信號被置成相應(yīng)的狀態(tài)，從觸發(fā)器不動。第二步，在CP的下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。因為主觸發(fā)器本身是一個同步RS觸發(fā)器，所以在 CP=1的全部時間內(nèi)輸入信號都將對主觸發(fā)器起控制作用。（4）邊沿觸發(fā)器翻轉(zhuǎn)特點是觸發(fā)器的狀態(tài)僅取決于CP信號的上

27、升沿或下降沿到達時輸入 端的邏輯狀態(tài)，而在這之前或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。15.畫出由與非門組成的SR鎖存器輸出端 Q、Q的電壓波形，輸入端S、R的電壓波形如圖中所示。答案：y&豆；14ii li hP i1 1111111t111QQq rL_n*I 40H !1* W16. 畫出圖中由或非門組成的 SR鎖存器輸出端 Q、Q的電壓波形，其中輸出入端 S, R的電 壓波形如圖中所示。答案:IIV jl i ii|i1|iIb|iiill!1I|i11)11I1!t1H1P1i!1 1b1r111 q I： i4i1111 II 1 llk lI IiIK 13 /J!Il1

28、 II itIQ一!I1 i li巾11ii11111122. 已知上升沿觸發(fā)的 D觸發(fā)器輸入端的波形如圖所示，畫出輸出端Q的波形。若為下降沿觸發(fā)，畫出輸出端 Q的波形。設(shè)初始狀態(tài)為Q=0。答案:(b).23. 已知D觸發(fā)器各輸入端的波形如圖所示，試畫出Q、Q端的波形。答案:cpn一n一n一廠l 焉匕R II|I!i; IIII!In! ；!i1iU2； : ；，iiD4I I IM ； Ji iL_J IQ 4 L-U U q i n_n24. 如圖所示為邊沿 D觸發(fā)器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀態(tài)QiQo=00，確定Qo及Qi在時鐘脈沖作用下的波形。答案:因為 Do= QiDi= Qo所

29、以Qo= QiQi=Q即兩個D觸發(fā)器的輸入信號分別為另一個D觸發(fā)器的輸出信號，故在確定它們輸出端波形時，應(yīng)該分段交替畫出其波形。CPQ。Qi習題答案第六章時序邏輯電路1. 時序邏輯電路是指 任一時刻得輸岀信號不僅取決于當時得輸入信號，而且還取決于電路原來得狀態(tài) 。時序邏輯電路具有 存儲和記憶 功能，而組合邏輯電路沒有這種功能。2. 按照存儲電路中觸發(fā)器動作特點的不同，時序邏輯電路可分為同步 時序邏輯電路和異步 時序邏輯電路，而按照輸出信號特點的不同，又可將時序邏輯電路劃分為米利型和穆爾型兩種。3. 用4級觸發(fā)器組成十進制計數(shù)器，其無效狀態(tài)個數(shù)為（D ） oA.不能確定B. 10 個C. 8 個

30、D. 6 個4. 某時序邏輯電路的波形如圖所示，由此判定該電路是（B ）oA.二進制計數(shù)器B.十進制計數(shù)器C.移位寄存器12345678910ci_TL_rLrLrL_rL_rLn_rL_rL_rL）IIIIIIIICi ori oln oi oi_ri oiiL_oi_oi*i*a oi oitr o； ojrr o; oi oii ii*iio：oioioHijoio;oioioiiiij|Ii匕I：I：Jrrio5. 寄存器是用于寄存一組二值代碼的，移位寄存器除了具有寄存器的功能以外，還具有移位功能，移位功能是指在移位脈沖的作用下依次左移或右移o6. 由D觸發(fā)器組成的四位數(shù)碼寄存器，清零

31、后，輸出端Q3Q2QiQo=_0000_，若輸入端D3D2DiDo=1OO1，當 CP 有效沿出現(xiàn)時，輸出端Q3Q2QiQo=_1OO1_ 。7試分析下圖所示時序邏輯電路的邏輯功能。解：屬同步時序電路，時鐘方程省去。輸出方程：Y = XQ_! = X Q1驅(qū)動方程：Ti=xe*Q。丁0 =1T觸發(fā)器的特性方程：Q* =T二Q將各觸發(fā)器的驅(qū)動方程代入特性方程，即得電路的狀態(tài)方程:Qt = Qt = X Q0 QiQ0 =T Q0 =1 Q0 = Q0列狀態(tài)轉(zhuǎn)換表輸入X現(xiàn) q態(tài) Q次0態(tài) 輸出Y000011001101010111011001100110101000110011111101畫狀態(tài)轉(zhuǎn)

32、換圖和時序波形圖0/1cp-TLTLLn-TLL00時序圖由狀態(tài)圖可以看出， 當輸入X = 0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：00 T 0 10宀 1 00宀當X= 1時，在時鐘脈沖 CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即:00宀 11T 10宀 01 t OOt 可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能， 是一個2位一進制冋步可逆計數(shù)器。8.寫出下圖電路的驅(qū)動方程、特性方程和輸出方程。解：驅(qū)動方程J _QK _1J1 Q3Ki I J2 = QiK2 = QiJ 3 = Q1Q2K3 = 1狀態(tài)方程.* Q1 = Q3 Q1= Q2 =

33、 Q1Q2 + Q1Q2 = Q1 Q2Q3 = Q1Q2 Q3輸出方程丫二Q3 9試分析下圖所示時序邏輯電路的邏輯功能。解：該電路為異步時序邏輯電路。具體分析如下:(1)寫出各邏輯方程式時鐘方程：CP 0= CP (時鐘脈沖源的上升沿觸發(fā))CPi=Qo (當FFo的Qo由0宀1時，Qi才可能改變狀態(tài))輸出方程:Z = Q0Q Q0 Q1各觸發(fā)器的驅(qū)動方程:Do 二 QoDr = Q1(2)將各觸發(fā)器的驅(qū)動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的狀態(tài)方程:Qo = Do = Qo (CP由0宀1時此式有效)Q1 = D1 = Q1 （ Qo由0 t 1時此式有效）(3)列狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)輸出時鐘

34、脈沖S1a6*Z500111+t11100ot10010tf010000f(4)畫狀態(tài)轉(zhuǎn)換圖和時序波形圖CPIQoQ1IZ(5)邏輯功能分析由狀態(tài)轉(zhuǎn)換圖可知：該電路一共有 照減1規(guī)律循環(huán)變化，所以是一個異步4個狀態(tài)00、01、10、11,在時鐘脈沖作用下，按4進制減法計數(shù)器，Z是借位信號。10.輸入信號波形如圖所示，試畫出電路對應(yīng)的輸出Q2、Q1的波形圖。011試分析下圖所示時序邏輯電路的邏輯功能。解：屬同步時序電路，時鐘方程省去。驅(qū)動方程：J1 =Q3& =1 J2 = QiK2 = Q1J3 = Q2K3 = Q2將各觸發(fā)器的驅(qū)動方程代入特性方程，即得電路的狀態(tài)方程:Q1 =Q3 Q1CL

35、KQo Qj Q2 Q* Rd-X這是一個七進制進制的計數(shù)器。15. 下圖所示計數(shù)器電路為幾進制計數(shù)器?CPCP8位二進制同步加法計數(shù)譴位輸出一C 74161( EP 二IT清零脈沖圖示計數(shù)器電路分別為八進制計數(shù)器和七進制進制的計數(shù)器。16. 試用兩片4位二進制加法計數(shù)器 74161采用并行進位方式構(gòu)成 器。模為 16X 16=256。Q曲Q】QET74161(1) EPDi DpL117. 試用74161構(gòu)成九進制計數(shù)器。（可采用異步清零法或同步預(yù)置數(shù)法）異步清零法同步預(yù)置數(shù)法18試用集成計數(shù)器74160和與非門組成五進制計數(shù)器, 為該計數(shù)器的進位輸出。要求直接利用芯片的進位輸出端作CLK

36、計數(shù) 輪入EP 6 56 6(ET 74160 LD CLK 小尺小為a Qi Q： Q$19.試用集成計數(shù)器74191和與非門組成余20.試用集成計數(shù)器74160和與非門組成48進制計數(shù)器。解：因為N= 48,而74160為模10計數(shù)器，所以要用兩片 74160構(gòu)成此計數(shù)器。先將兩 芯片采用并行進位方式連接成100進制計數(shù)器，然后再用異步清零法組成了48進制計數(shù)器。21.某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。解：因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片（4

37、）的Q2輸出即可。f=lHz22試用計數(shù)器74161和數(shù)據(jù)選擇器74151設(shè)計一個01100011的序列信號發(fā)生器。解：由于序列長度 P=8，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖所示。23試用JK觸發(fā)器設(shè)計一個同步五進制加法計數(shù)器，要求電路能夠自啟動。 解：本題是同步計數(shù)器的設(shè)計，分析步驟如下：(1) 根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。(2) 狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。由題意要求M=5，故應(yīng)取觸發(fā)器位數(shù) n=3，因為22523伏老轉(zhuǎn)換順序現(xiàn)態(tài)進位輸岀&Qi Qucrer erY0o0001000101000I001100

38、1110001000001(1) 畫出電路的次態(tài)卡諾圖，經(jīng)化簡得到電路的狀態(tài)方程。e.2o0001 n io001/D010/0100/0011/0000/1xxx/xxxx/xxxx/xG.2o Y oo0111100 00101 0XXX(a) C*V oo011110op00b1 0XXX-(d) Qo = Q2 Qo + Q1 Qo = Q2 Q1 Q0Qi - Q0Q1Q0Q1*Q2 = Q1Qo = Q1QoQ2 Q1QoQ2(4)選擇觸發(fā)器用JK觸發(fā)器，則可列出有關(guān)JK觸發(fā)器驅(qū)動方程和進位輸出方程。Jo =Q2Ql Ji = QoJ 2 = QiQoKo =1K i QoK2 =

39、 Q1Qo(5)畫邏輯電路圖Qqi2(6 )檢查能否自啟動可見，如果電路進入無效狀態(tài)101、110、111時，都可在 CP脈沖作用下，分別進入有效狀態(tài)010、011、100。所以電路能夠自啟動。習題答案第十章脈沖波形的產(chǎn)生和整形1. 能否用施密特觸發(fā)器存儲1位二值代碼？為什么？答：可以用施密特觸發(fā)器存儲1位二值代碼，因為它同樣具有兩個穩(wěn)定狀態(tài)。但這兩個穩(wěn)定狀態(tài)要依靠輸入信號來維持，兩狀態(tài)的轉(zhuǎn)換也要靠輸入信號的變化來實現(xiàn)。2. 在教材P458圖10.2.1所示的施密特觸發(fā)器電路中，為什么要求R1R2，會使Vt+ 2Vth= Vdd，V0，而vi的變化范圍在0 Vdd之間，即達不 到閾值而使電路自

40、鎖，不能進行狀態(tài)翻轉(zhuǎn)。3. 反相輸出的施密特觸發(fā)器的電壓傳輸特性和普通反相器的電壓傳輸特性有什么不同？ 答：反相輸出的施密特觸發(fā)器的電壓傳輸特性和普通反相器的電壓傳輸特性的不同點在 于輸入信號在上升和下降過程中，電路狀態(tài)轉(zhuǎn)換時對應(yīng)的輸入電平不同。電路狀態(tài)轉(zhuǎn)換時有正反饋過程，使輸出波形邊沿變得很陡。圖 P10-44.若反相輸出的施密特觸發(fā)器輸入信號波形如圖P10-4所示，試畫出輸出信號的波形。施密特觸發(fā)器的轉(zhuǎn)換電平Vt+、V已在輸入波形圖上標出。答:71 V/二、/Vrr-一117圖 A10-45. 在教材P458圖10.2.1給出的由CMOS反相器組成的施密特觸發(fā)器電路中，若Ri=50k Q ,R2=100k Q ,