硬件工程師測(cè)試題.docx

1、硬件工程師測(cè)試題（共 4頁(yè)）姓 名出生日期性別學(xué)歷專業(yè)何時(shí)畢業(yè)于何?，F(xiàn)住址聯(lián)系電話控制科學(xué)2016.04 哈爾濱工青島黃島區(qū)任振飛1990.0101男碩士隱珠街道奧與工程程大學(xué)海園以下試題僅供考核應(yīng)聘者對(duì)基礎(chǔ)知識(shí)的掌握能力， 并非錄用標(biāo)準(zhǔn)。 測(cè)試通過(guò)后是面試，會(huì)與你進(jìn)一步交流更多的內(nèi)容。希望你獨(dú)立完成，以免浪費(fèi)彼此時(shí)間。1、如圖：已知4VA 點(diǎn)電壓為。12V，問(wèn)VB10V、 VC8V、VD2、如圖：已知 4 組電池電壓相等， 4 個(gè)電阻阻值相同， R 上的功耗為 1W。問(wèn) R2， 3，4 功耗分別為4W、9W、16W。R R3、如圖：已知兩個(gè)電容的容量相等，兩個(gè)電阻的阻值相等，且在正弦波信號(hào)源

2、點(diǎn)波的頻率上，容抗等于感抗等于電阻（即X CXL ），用示波器觀察A形為圖 V A，請(qǐng)問(wèn) V B 的相位超前 90R，幅度0.707Va；VC 的相位 0，幅度 Va?；?qū)?B，C 點(diǎn)波形繪出。4、如圖： A 點(diǎn)波形為 5KHz 方波，周期為 0.2ms，1K 0.01F 0.01ms， 100K 0.01F1ms，請(qǐng)將 BC 點(diǎn)波形繪出。5、如圖：已知 6 支晶體管的型號(hào)為3DG6 (或 9013)，放大倍數(shù) 100，A 點(diǎn)電壓為12V，問(wèn) VB 11.3VC 0 VD 0.7V、 E5.5V、 V、 VV、V 12V。F6、已知如圖：?jiǎn)朅點(diǎn)電壓VA-3V、VB-6V、VC-9.75V。7、

3、畫(huà)出一個(gè)狀態(tài)機(jī)（自動(dòng)售簽字筆，單價(jià)2 元，每次售 1 支，投幣只投 1 元或5 角）根據(jù)題意，可分析出狀態(tài)機(jī)的狀態(tài)包括：S0（ 00001）：初始狀態(tài)，未投幣或已取商品S1（ 00010）：投幣 5 角S2（ 00100）：投幣 1 元S3（ 01000）：投幣 1.5 元S4（ 10000）：投幣 2 元或以上狀態(tài)轉(zhuǎn)換如下：8、用門(mén)電路（與、或、非門(mén)）設(shè)計(jì)24 譯碼器的電路9、用 D 觸發(fā)器設(shè)計(jì)二分頻電路10、什么是同步邏輯和異步邏輯整個(gè)設(shè)計(jì)中只有一個(gè)全局時(shí)鐘為同步邏輯，多時(shí)鐘系統(tǒng)邏輯設(shè)計(jì)為異步邏輯11、如圖： CLK 周期為 Tclk，忽略 CLK 到 D1 和 D2 的時(shí)間差。假設(shè)觸發(fā)器

4、 D1 的輸出延遲為 0，D1 和 D2 之間組合邏輯電路的最大延遲為 Tmax，最小為 Tmin 。問(wèn)：觸發(fā)器 D2 的建立時(shí)間 Ts 和保持時(shí)間 Th 應(yīng)滿足什么條件？TsTclk-TmaxThTmin12、簡(jiǎn)述你所了解的處理器都有哪些？各自特點(diǎn)分別是什么？CX20774:USB 編解碼器、集成DSP 和三色 PWM LED 驅(qū)動(dòng)器、 2.0 全速、單端Mic 輸入、單端 Speaker輸出、立體聲、支持UART I2C 以及 I2S 通信MT2601 ：集成 Bluetooth、WLAN 和 GPS 模塊，該芯片集成了一個(gè)雙核ARMCortex-A7 MPCoreTM ，支持各種引導(dǎo)接口

5、，包括eMMC 和 32 位 LPDDR2 。相關(guān)接口可用于與相機(jī)、觸摸屏顯示器、MMC/SD 卡等外圍設(shè)備連接。13、請(qǐng)用方框圖畫(huà)出你熟悉的嵌入式系統(tǒng)的硬件框圖，并簡(jiǎn)述其功能及用途。MICMIC+5VANAVBUSUSB2.0MIC+QD5VDIGMIC-MIC+RedLeftWhiteCatalina + USB Audio ControllerGreenCX20774SPKSPK+SPKLWhiteSPK-QDQD PortRightSPK-EEPROMSPKCableInlineButtonsSPK+48MSPKRRedInline ControllerLEDGreenBinaural

6、 Headset該項(xiàng)目是美國(guó)某知名通訊公司委托我司自主研發(fā)設(shè)計(jì)的一款有線單雙耳話務(wù)耳機(jī)，該產(chǎn)品控制器基于科勝訊 CX20774 平臺(tái)設(shè)計(jì)與耳機(jī)結(jié)合實(shí)現(xiàn)各種狀態(tài)下的指示燈顯示以及通話、 靜音和音量加減等基本功能， 該產(chǎn)品可應(yīng)用于電腦以及座機(jī)。14、列舉你所熟悉的常用通信接口。I2CSPII2SUART15、DDR2 布線要注意哪些？（提示：從PCB 層疊、信號(hào)分組、線長(zhǎng)、線間距、阻抗等方面來(lái)分析說(shuō)明）信號(hào)分組：DDR2 的布線中習(xí)慣把信號(hào)分成若干組來(lái)進(jìn)行設(shè)計(jì)，分成同組的信號(hào)具有相關(guān)或者相似的信號(hào)特性。時(shí)鐘組：差分時(shí)鐘信號(hào)， 每一對(duì)信號(hào)都是同頻同相的。 ckp0 和 ckn0 為一對(duì)。數(shù)據(jù)組：對(duì)主

7、板 64 位 DDR2 內(nèi)存來(lái)說(shuō)數(shù)據(jù)每 8 位（也就是一個(gè) byte）為一組可以分為八組，數(shù)據(jù) dq0:7 、數(shù)據(jù)掩碼 dqm0、數(shù)據(jù)選通差分信號(hào) dqsp0 和 dqsn0為一組，以此類(lèi)推。 同個(gè)數(shù)據(jù)組的信號(hào)應(yīng)該在同一個(gè)信號(hào)層上走線， 換層也應(yīng)該一起換，為了方便在同一個(gè)信號(hào)層走線可以將數(shù)據(jù)位互換。 比如 dq2 信號(hào)在走線的時(shí)候發(fā)現(xiàn)如果按照原理圖來(lái)走線會(huì)跟 dq4 交錯(cuò)，這樣就不得不換層走線， 我們通過(guò)互換數(shù)據(jù)位就可以使信號(hào)走同層，對(duì)內(nèi)存來(lái)說(shuō)每一位存進(jìn)什么內(nèi)容讀出也是什么內(nèi)容，互換不會(huì)受影響，但是互換的條件必須是在同一組內(nèi) 8 個(gè) bit 之間。地址 /命令組： MA0:14 、BA0 、B

8、A1、 BA2、 RAS、CAS、WE控制組：時(shí)鐘使能 CKE、片選 CS、終端電阻選通 ODT 為一組，對(duì)內(nèi)存條來(lái)說(shuō) DIMM0 用到了 CKE0、 CKE1、CS0、CS1、 ODT0、ODT1 。做板載內(nèi)存設(shè)計(jì)的時(shí)候，可以只用 CKE0 、CS0、 ODT0，控制 4 片 16 位的內(nèi)存芯片。PCB 疊層：對(duì)六層板來(lái)說(shuō)一般的疊層都是 top、 GND 、singnal2、 singnal3、 POWER、bottom，信號(hào)一般情況下以 GND 為參考平面比較好。走線的阻抗由走線寬度、走線的銅箔厚度、 走線到參考平面的距離、 參考平面的銅箔厚度和板介質(zhì)材料決定，PCB 設(shè)計(jì)的時(shí)候應(yīng)該遵守

9、CPU 廠家阻抗設(shè)計(jì)要求來(lái)設(shè)置疊層。 一般 PCB 設(shè)計(jì)軟件也能計(jì)算阻抗，找 PCB 生產(chǎn)廠家了解了板材介質(zhì)厚度的資料后可以自行設(shè)計(jì)疊層、線寬。地址 /命令信號(hào)、控制信號(hào)可以以 1.8V 內(nèi)存工作電壓為參考平面。長(zhǎng)度控制：對(duì) DDR2 這種高頻的信號(hào)來(lái)說(shuō)走線長(zhǎng)度應(yīng)該計(jì)算到CPU 核心，這就引入了一個(gè)叫封裝長(zhǎng)度的概念。硅晶元經(jīng)過(guò)物理化學(xué)的方法刻蝕而成CPU 核心，再將CPU 核心封裝到一塊小的PCB 基板上就成了我們常見(jiàn)的CPU。那塊小的PCB上管腳到 CPU 核心的走線長(zhǎng)度被稱為封裝長(zhǎng)度。到同一行列（ rank）內(nèi)存的時(shí)鐘長(zhǎng)度應(yīng)該控制在正負(fù)5mil 以內(nèi)。同一個(gè)數(shù)據(jù)組內(nèi)所有走線長(zhǎng)度控制在數(shù)據(jù)選

10、通信號(hào)DQS的正負(fù)20mil范圍內(nèi)為宜，不同數(shù)據(jù)組之間長(zhǎng)度可以不同，但是應(yīng)該控制在時(shí)鐘信號(hào)的正負(fù)500mil以內(nèi)。地址 /命令組信號(hào)長(zhǎng)度控制不是特別嚴(yán)格，INTEL 凌動(dòng) N450 要求控制在時(shí)鐘信號(hào)負(fù)500mil 到正1000mil 以內(nèi)。也就是說(shuō)最長(zhǎng)和最短的信號(hào)可以相差1500mil ，但是布線的時(shí)候還是盡量把信號(hào)長(zhǎng)度差縮小比較好。布線的時(shí)候這組信號(hào)長(zhǎng)度完全相等也沒(méi)有問(wèn)題，但是這樣占用的 PCB 空間也大，花費(fèi)的時(shí)間也多。如果地址 /命令信號(hào)長(zhǎng)度超出時(shí)鐘信號(hào)幾千 mil ，那就需要在 BIOS 固件中好好調(diào)節(jié)了?？刂圃?CPU 要求的范圍內(nèi)，需要做板載內(nèi)存的時(shí)候只需要配置好內(nèi)存 SPD 就可以了?？刂平M信號(hào)長(zhǎng)度控制要求和地址 /命令組信號(hào)的要求類(lèi)似，設(shè)計(jì)的時(shí)候應(yīng)該按照 CPU 廠家的要求來(lái)做， INTEL 凌動(dòng) N450 要求控制在時(shí)鐘信號(hào) 0mil 到正1000mil 以內(nèi)。走線間距：一般來(lái)說(shuō)走線都應(yīng)該按照3W 原則來(lái)走線，也就是同一個(gè)平面上線與線的間距為 3 倍線的寬度。 但是