第三章組合電路的分析與設(shè)計

1、第三章第三章 組合電路的分析和設(shè)計組合電路的分析和設(shè)計3.1 組合邏輯電路的特點組合邏輯電路的特點3.3 小規(guī)模組合邏輯電路的設(shè)計小規(guī)模組合邏輯電路的設(shè)計3.4 組合邏輯電路的冒險組合邏輯電路的冒險3.5 常用的中規(guī)模組合邏輯電路與應(yīng)用常用的中規(guī)模組合邏輯電路與應(yīng)用3.2 組合邏輯電路的分析組合邏輯電路的分析輸輸入入邏輯關(guān)系：邏輯關(guān)系：Fi = fi (X1，X2，Xn n) ) （i = 1i = 1，2 2，m m）結(jié)構(gòu)：結(jié)構(gòu)：由由邏輯門邏輯門構(gòu)成；構(gòu)成；不含記憶元件；不含記憶元件；輸出到輸入輸出到輸入無反饋無反饋回路；回路；輸輸出出組合邏輯電路組合邏輯電路（簡稱（簡稱組合電組合電路路）：

2、任一時刻電路的輸出）：任一時刻電路的輸出只與當(dāng)時的輸入有關(guān)只與當(dāng)時的輸入有關(guān)，而，而與與電路過去的輸入無關(guān)電路過去的輸入無關(guān)。3.1 組合邏輯電路的特點組合邏輯電路的特點3.2 組合邏輯電路的分析組合邏輯電路的分析分析目的分析目的：1 1、了解邏輯電路的功能，即輸出函數(shù)與輸入變量、了解邏輯電路的功能，即輸出函數(shù)與輸入變量之間的關(guān)系。之間的關(guān)系。2 2、驗證設(shè)計的正確與否。、驗證設(shè)計的正確與否。分析方法分析方法：逐級注釋法逐級注釋法。從輸入開始逐級寫出門的輸出邏輯。從輸入開始逐級寫出門的輸出邏輯表達式，并利用邏輯代數(shù)的一些基本運算定律求出簡化表達表達式，并利用邏輯代數(shù)的一些基本運算定律求出簡化表

3、達式，直到求得整個電路的輸出表達式。式，直到求得整個電路的輸出表達式。邏邏 輯輯電路圖電路圖邏邏 輯輯表達式表達式最最 簡簡表達式表達式電路功電路功能描述能描述真值表真值表分析過程：分析過程：A AB BF F& & & & &組合邏輯電路的分析舉例組合邏輯電路的分析舉例例：分析如圖所示邏輯電路例：分析如圖所示邏輯電路ABABAABBABBABAF ABBABABABABA異或門異或門& & & & & &A AC CC CB BF F& & &A AB BA AB BC C組合邏輯電路的分析例組合邏輯電路的分析例3.2.2例例3.2.2 分析如圖所示電路的邏輯功能。分析如圖所示電路的邏輯功能

4、。ABABAPP13CBAABACP1BCAABBCP2P1P2P3P4P5CBAABCBAA214CPPP CBAABCBCACCBABPABP25CBABBCAAB組合邏輯電路的分析例組合邏輯電路的分析例3.2.2543PPPF & & & & & &A AC CC CB BF F& & &A AB BA AB BC CABP1P2P3P4P5CBAABCBAAP3CBAABCBCACCBAP4CBABBCAABP5CBACBAABCCBACBACBAABCCBA)7 , 4 , 2 , 1 (m組合邏輯電路的分析例組合邏輯電路的分析例3.2.2列出真值表列出真值表mF)7 , 4 , 2

5、 , 1 (0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A AB BC CF F電路邏輯功能描述電路邏輯功能描述：輸入變：輸入變量取值組合中，量取值組合中，1的個數(shù)為的個數(shù)為奇數(shù)時，輸出函數(shù)值為奇數(shù)時，輸出函數(shù)值為1。11110000三變量三變量奇偶校驗電路奇偶校驗電路& & & &=1=1& & &A AB BC CD DF F1 1F F2 2組合邏輯電路的分析例組合邏輯電路的分析例3.2.3例例3-3：分析如圖所示混和邏輯電路，寫出表達式。：分析如圖所示混和邏輯電路，寫出表達式。同時使用正

6、、負同時使用正、負兩種邏輯，稱為兩種邏輯，稱為混合邏輯混合邏輯。只含一種邏輯只含一種邏輯稱為稱為單一邏輯單一邏輯。負與門負與門& & & &=1=1& & &A AB BC CD DF F1 1F F2 2組合邏輯電路的分析例組合邏輯電路的分析例3.2.3）混合邏輯處理方法：混合邏輯處理方法：1、任何輸入或輸出線的小圈去掉（或加上），則相、任何輸入或輸出線的小圈去掉（或加上），則相應(yīng)應(yīng)變量或函數(shù)取非變量或函數(shù)取非。2、在一個門的輸入、輸出端同時加上或消去小圈，則、在一個門的輸入、輸出端同時加上或消去小圈，則門的主體邏輯符號改變，門的主體邏輯符號改變，“與與”變變“或或”，“或或”變變“與與”。

7、CBDACB)(CB異或門異或門DACBDACBF)(1CBDCADBADACBF2DAADCB3.3 小規(guī)模組合邏輯電路的設(shè)計小規(guī)模組合邏輯電路的設(shè)計組組合合電電路路的的設(shè)設(shè)計計小規(guī)模（小規(guī)模（SSI）中規(guī)模（中規(guī)模（MSI）大大 / 超大規(guī)模（超大規(guī)模（LSI / VLSI）追求目標(biāo)：所用追求目標(biāo)：所用門最少門最少追求目標(biāo)：所用追求目標(biāo)：所用集成塊最少集成塊最少組合電路的設(shè)計就是根據(jù)邏輯功能的要求，組合電路的設(shè)計就是根據(jù)邏輯功能的要求，設(shè)計出實現(xiàn)該功能的設(shè)計出實現(xiàn)該功能的最優(yōu)邏輯最優(yōu)邏輯電路。電路。3.2 小規(guī)模組合電路的設(shè)計小規(guī)模組合電路的設(shè)計文字文字描述描述真值表真值表邏邏 輯輯表達式

8、表達式簡化簡化變換變換邏邏 輯輯電路圖電路圖設(shè)計步驟：設(shè)計步驟：標(biāo)準(zhǔn)表標(biāo)準(zhǔn)表達式達式根據(jù)限定使用的門電路的根據(jù)限定使用的門電路的類型進行變換和化簡類型進行變換和化簡不同輸入變量形式下如何進行設(shè)計？不同輸入變量形式下如何進行設(shè)計？ 多輸出函數(shù)如何進行設(shè)計？多輸出函數(shù)如何進行設(shè)計？采用采用SSI芯片如何進行設(shè)計？芯片如何進行設(shè)計？指定所用門的類型時如何進行設(shè)計？指定所用門的類型時如何進行設(shè)計？只提供原變量，無反變量，稱為只提供原變量，無反變量，稱為單軌入單軌入。既提供原變量也提供反變量，稱為既提供原變量也提供反變量，稱為雙軌入雙軌入。3.3.1 由設(shè)計要求列真值表由設(shè)計要求列真值表關(guān)鍵是確定關(guān)鍵是

9、確定什么是邏輯變量什么是邏輯變量，什么是邏輯函數(shù)什么是邏輯函數(shù)，以，以及變量與函數(shù)分別代表的狀態(tài)，找出變量與函數(shù)之及變量與函數(shù)分別代表的狀態(tài)，找出變量與函數(shù)之間的間的因果關(guān)系因果關(guān)系，最后列出真值表。，最后列出真值表。以起因為邏輯變量以起因為邏輯變量將結(jié)果定為輸出函數(shù)將結(jié)果定為輸出函數(shù)3.3.1 由設(shè)計要求列真值表由設(shè)計要求列真值表例例3.3.1 3.3.1 有一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫有一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，外光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)兩種或兩種以上的探測器發(fā)出火災(zāi)探測信號只有當(dāng)兩種或兩種以上的探測器發(fā)出火

10、災(zāi)探測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號。作出真值表。時，報警系統(tǒng)才產(chǎn)生報警控制信號。作出真值表。三個變量（起因）三個變量（起因）紫外光感探測器發(fā)出火災(zāi)信號紫外光感探測器發(fā)出火災(zāi)信號C=1煙感探測器發(fā)出火災(zāi)信號煙感探測器發(fā)出火災(zāi)信號A=1溫感探測器發(fā)出火災(zāi)信號溫感探測器發(fā)出火災(zāi)信號B=1報警控制信號報警控制信號F=1一個函數(shù)（結(jié)果）一個函數(shù)（結(jié)果）3.3.1 由設(shè)計要求列真值表由設(shè)計要求列真值表A AB BC CF F紫外光感探測器發(fā)出火災(zāi)信號紫外光感探測器發(fā)出火災(zāi)信號C=1煙感探測器發(fā)出火災(zāi)信號煙感探測器發(fā)出火災(zāi)信號A=1溫感探測器發(fā)出火災(zāi)信號溫感探測器發(fā)出火災(zāi)信號B=1當(dāng)兩種或兩種以上的探

11、測器當(dāng)兩種或兩種以上的探測器發(fā)出火災(zāi)探測信號時，報警發(fā)出火災(zāi)探測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號。系統(tǒng)才產(chǎn)生報警控制信號。報警控制信號報警控制信號F=11 11 11 10 00 00 00 01 1通常按自然二進通常按自然二進制碼的規(guī)律排列制碼的規(guī)律排列0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1& & & & &A AB BC CD DM MN NF F3.3.2、邏輯函數(shù)的兩級門實現(xiàn)、邏輯函數(shù)的兩級門實現(xiàn)雙軌入雙軌入時，一般采用時，一般采用兩級與非兩級與非門門或或兩級或非門兩級或非門電路

12、來實現(xiàn)。電路來實現(xiàn)。實際中可以根據(jù)實際中可以根據(jù)現(xiàn)有器件情況現(xiàn)有器件情況和和電路的復(fù)電路的復(fù)雜程度雜程度來選擇是用來選擇是用與非門與非門還是用還是用或非門或非門。1、兩級與非門電路的實現(xiàn)、兩級與非門電路的實現(xiàn)MNCDABFMNCDABMNCDAB要求直接根據(jù)最簡要求直接根據(jù)最簡與或式畫邏輯電路圖與或式畫邏輯電路圖最簡與或表達式最簡與或表達式最簡與非最簡與非-與非表達式與非表達式1、兩級與非門電路的實現(xiàn)例、兩級與非門電路的實現(xiàn)例3.3.2例例3-53-5：試用兩級與非門實現(xiàn)下面的函數(shù)：試用兩級與非門實現(xiàn)下面的函數(shù)：F F（A A，B B，C C，D D）=m m（0 0，1 1，4 4，5 5，

13、8 8，9 9，1010，1111，1414，1515）作函數(shù)的卡諾圖，化簡函數(shù)為最簡作函數(shù)的卡諾圖，化簡函數(shù)為最簡與或式與或式，畫出電路圖。，畫出電路圖。解：解：000111100001111011 1011100 0110 0 1 1ABCDBAACCAF&CACAABF2、兩級或非門電路的實現(xiàn)、兩級或非門電路的實現(xiàn)由函數(shù)的最簡由函數(shù)的最簡或與或與表達式求出最簡或非表達式求出最簡或非或非表達式或非表達式)()(NMDCBAF)()(NMDCBANMDCBA直接根據(jù)最簡或與式直接根據(jù)最簡或與式畫邏輯電路圖畫邏輯電路圖A AB BC CD DM MN NF F1111最簡或與表達式最簡或與表達

14、式2、兩級或非門電路的實現(xiàn)、兩級或非門電路的實現(xiàn)例例3-53-5：試用兩級或非門實現(xiàn)下面的函數(shù)：試用兩級或非門實現(xiàn)下面的函數(shù)：F F（A A，B B，C C，D D）=m m（0 0，1 1，4 4，5 5，8 8，9 9，1010，1111，1414，1515）作函數(shù)的卡諾圖，化簡函數(shù)為最簡作函數(shù)的卡諾圖，化簡函數(shù)為最簡或與式或與式，畫出電路圖。，畫出電路圖。解：解：)(CBACAFA AC CF FACB111或非門實現(xiàn)更簡單或非門實現(xiàn)更簡單求或與式，圈求或與式，圈0格。格。000111100001111011 1011100 0110 0 1 1ABCD3.3.3 邏輯函數(shù)的三級門實現(xiàn)邏

15、輯函數(shù)的三級門實現(xiàn)輸入信號源輸入信號源不提供反變量不提供反變量，即，即單軌入單軌入時，組時，組合電路如何設(shè)計？合電路如何設(shè)計？方法一方法一：對每個輸入變量增加一個非門，產(chǎn)：對每個輸入變量增加一個非門，產(chǎn)生所需要的反變量。生所需要的反變量。缺點缺點：需要的門多，不經(jīng)濟。：需要的門多，不經(jīng)濟。方法二方法二：用：用阻塞法阻塞法進行設(shè)計，節(jié)省器件。進行設(shè)計，節(jié)省器件。兩種方法都需要三級門來實現(xiàn)設(shè)計。兩種方法都需要三級門來實現(xiàn)設(shè)計。卡諾圖的運算卡諾圖的運算卡諾圖相加卡諾圖相加F F1 1（A,B,CA,B,C）=m=m0 0+m+m1 1+m+m4 4F F2 2（A,B,CA,B,C）=m=m1 1+

16、m+m3 3+m+m6 6F=FF=F1 1（A,B,CA,B,C）+F+F2 2（A,B,CA,B,C）= m= m0 0+m+m1 1+m+m3 3 +m+m4 4 +m+m6 6C01000111101 0 1 0 1 0 00ABC0100011110 00 0 1 1 1 0 0ABC0100011110 1 0 1 1 1 1 0 0AB+=方法方法：對應(yīng)小方格中的：對應(yīng)小方格中的0 0、1 1按按邏輯加邏輯加的規(guī)則進行相加。的規(guī)則進行相加?？ㄖZ圖的運算卡諾圖的運算卡諾圖相乘卡諾圖相乘F F1 1（A,B,CA,B,C）=m=m0 0+m+m2 2+m+m3 3 +m+m6 6F

17、F2 2（A,B,CA,B,C）=m=m1 1+m+m2 2+m+m4 4 +m+m6 6F=FF=F1 1（A,B,CA,B,C） F F2 2（A,B,CA,B,C） = m= m2 2 + m+ m6 6C01000111101 1 0 1 01 00ABC0100011110 01 1 1 1 0 0 0ABC0100011110 0 1 0 1 0 0 0 0AB=兩個序號不同的兩個序號不同的最小項的積為最小項的積為0方法方法：對應(yīng)小方格中的：對應(yīng)小方格中的0 0、1 1按按邏輯乘邏輯乘的規(guī)則進行相乘。的規(guī)則進行相乘?？ㄖZ圖的運算卡諾圖的運算卡諾圖的反演卡諾圖的反演C01000111

18、101 1 00 0110ABC0100011110 00 1 1 1 0 0 1AB將原函數(shù)的卡諾圖中的將原函數(shù)的卡諾圖中的0換成換成1，1換成換成0。FFF F（A,B,CA,B,C）=m=m0 0+m+m2 2+m+m3 3 +m+m5 553206320),(MMMMmmmmCBAF1 1、阻塞邏輯、阻塞邏輯卡諾圖中的卡諾圖中的全全0 0格格稱為稱為0 0重心重心?？ㄖZ圖中的卡諾圖中的全全1 1格格稱為稱為1 1重心重心。0001111000011110ABCD0 0重心重心1 1重心重心1 1、阻塞邏輯、阻塞邏輯0001111000011110ABCD凡是包含凡是包含0 0重心重心的

19、合并圈的積的合并圈的積項都是用項都是用反變量反變量標(biāo)注的。標(biāo)注的。凡是包含凡是包含1 1重心重心的合并圈的積的合并圈的積項都是用項都是用原變量原變量標(biāo)注的。標(biāo)注的。CBA DCA CABAAABDABCACDADACCA既既不包含不包含1 1重心重心也也不包含不包含0 0重心重心的合并圈的合并圈的積項中的積項中既有原變量也有反變量既有原變量也有反變量。兩個兩個重心都包含重心都包含的圈只有一個，即恒為的圈只有一個，即恒為1 1。CA CBABD1 1、阻塞邏輯、阻塞邏輯為了用與非門來實現(xiàn)為了用與非門來實現(xiàn)只有原變量輸入只有原變量輸入的組合的組合電路，在函數(shù)化簡時就要電路，在函數(shù)化簡時就要圍繞圍繞

20、1 1重心重心來來畫合并畫合并圈圈。這樣有可能不得不將。這樣有可能不得不將0 0格畫入圈中，這就格畫入圈中，這就需要將此需要將此0 0格扣除，方法是用要被扣除的最小格扣除，方法是用要被扣除的最小項的非項的非 來乘合并圈所對應(yīng)的積項，這就是來乘合并圈所對應(yīng)的積項，這就是阻塞邏輯阻塞邏輯，因為，因為 在其對應(yīng)的輸入組合下值在其對應(yīng)的輸入組合下值為為0 0，禁止了積項的輸出，使積項受，禁止了積項的輸出，使積項受 控制?？刂?。imimim1 1、阻塞邏輯、阻塞邏輯C01000111100 0 11 0 0 10AB7mAF C01000111100 0 11 0 0 11ABC010001111011

21、 11 1 1 10AB=AABC頭部因子圈頭部因子圈尾因子圈尾因子圈（阻塞圈）（阻塞圈）ABCA頭部因子頭部因子尾因子尾因子（阻塞因子）（阻塞因子）為使積項用原變量標(biāo)注而圍繞為使積項用原變量標(biāo)注而圍繞1重心畫圈時，重心畫圈時，圈入的圈入的0格的扣除格的扣除，就，就相當(dāng)于乘以一個尾因子相當(dāng)于乘以一個尾因子。阻塞邏輯阻塞邏輯就是就是利用扣除利用扣除0格的方法格的方法，使積項受使積項受尾因子的控制尾因子的控制。尾因子尾因子又叫又叫阻塞項阻塞項或或禁止項禁止項。1 1、阻塞邏輯、阻塞邏輯阻塞圈可以擴大，對結(jié)果沒有影響。阻塞圈可以擴大，對結(jié)果沒有影響。C01000111100 0 11 0 0 10A

22、BBCAF C01000111100 0 11 0 0 11ABC010001111011 11 1 0 10AB=ABC阻塞圈的大小，主要考慮阻塞圈的大小，主要考慮公用程度公用程度。1 1、阻塞邏輯、阻塞邏輯阻塞圈可大可小阻塞圈可大可小，小可以到某個最小項，小可以到某個最小項，大可以超過頭部因子圈。大可以超過頭部因子圈。為保證非號內(nèi)不再出現(xiàn)反變量，為保證非號內(nèi)不再出現(xiàn)反變量，阻塞圈阻塞圈也也應(yīng)包含應(yīng)包含1 1重心重心。大的阻塞圈可以減少變量，但阻塞圈選大大的阻塞圈可以減少變量，但阻塞圈選大還是選小，應(yīng)考慮阻塞圈的還是選小，應(yīng)考慮阻塞圈的公用公用程度。程度。2、用阻塞法設(shè)計三級與非電路、用阻塞

23、法設(shè)計三級與非電路步步 驟驟作卡諾圖，圍繞作卡諾圖，圍繞1 1重心重心畫頭部因子圈畫頭部因子圈，可以圈入可以圈入0 0格格。圍繞圍繞1 1重心畫重心畫阻塞圈阻塞圈將將0 0格阻塞掉，阻塞圈格阻塞掉，阻塞圈可以包含可以包含1 1格格，被阻塞掉的被阻塞掉的1 1格以后格以后補補上上。注注意意阻塞圈阻塞圈盡可能盡可能公用公用。以以最少最少的的頭部因子圈頭部因子圈和和最少最少的的阻塞圈覆蓋全部阻塞圈覆蓋全部1 1格格。寫出表達式，畫出邏輯電路圖。寫出表達式，畫出邏輯電路圖。用阻塞法設(shè)計三級與非電路舉例用阻塞法設(shè)計三級與非電路舉例例：設(shè)輸入例：設(shè)輸入沒有反變量沒有反變量，用三級與非，用三級與非門實現(xiàn)函數(shù)

24、門實現(xiàn)函數(shù)F=F=m m （3 3，4 4，5 5，6 6）ABCAABCBCABCBCABCAFC01000111100 0 11 01 10AB作作卡諾圖卡諾圖畫畫頭部因子圈頭部因子圈和和阻塞圈阻塞圈檢查檢查覆蓋所有覆蓋所有1 1格否格否寫出寫出表達式表達式畫邏輯畫邏輯電路圖電路圖& & & &C CA AB BF F& &用阻塞法設(shè)計三級與非電路舉例用阻塞法設(shè)計三級與非電路舉例例例 設(shè)輸入沒有反變量，用三級與非門實現(xiàn)函數(shù)設(shè)輸入沒有反變量，用三級與非門實現(xiàn)函數(shù)F F（A A，B B，C C，D D）=m m（1 1，5 5，7 7，8 8，9 9）0001111000011110 00 1

25、011100 10000 0 0ABCDCABACABDABBDABBDCABDCABAF1 1& & & & & &C CA AB BD DF F用阻塞法設(shè)計三級與非電路例用阻塞法設(shè)計三級與非電路例3.3.3例例3.3.33.3.3：設(shè)輸入沒有反變量，用三級與非門實現(xiàn)函數(shù)：設(shè)輸入沒有反變量，用三級與非門實現(xiàn)函數(shù)F F（A A，B B，C C，D D）=m m（1 1，2 2，3 3，4 4，6 6，9 9，1212，1414，1515）0001111000011110 01 0110101 00111 0 1ABCDACBDDACBDCBDBABCBDBACBDCACBDDFABC& & &

26、 & & & & &A AB BC CD DF F3、用阻塞法設(shè)計三級或非電路、用阻塞法設(shè)計三級或非電路例例3.3.103.3.10：設(shè)輸入沒有反變量，用三級：設(shè)輸入沒有反變量，用三級或非門或非門實現(xiàn)函數(shù)實現(xiàn)函數(shù)F F（A,B,C,DA,B,C,D）=m m（0,2,4,7,8,10,12,14,150,2,4,7,8,10,12,14,15）000111100001111011 1100000 10110 1 1ABCDDCDBDADBBDCC)()(DCDBDADBBDCCF圍繞圍繞0重心圈重心圈0格，阻塞格，阻塞1格。格。1111A AB BD DC C1F F113.3.4 組合電路實

27、際設(shè)計中的幾個問題組合電路實際設(shè)計中的幾個問題多輸出函數(shù)組合電路多輸出函數(shù)組合電路對應(yīng)對應(yīng)一種輸入組合一種輸入組合，有，有一組一組（多個多個）函數(shù)輸出函數(shù)輸出。常見多輸出函數(shù)組合電路常見多輸出函數(shù)組合電路有有編碼器編碼器、譯碼器譯碼器和和全加器全加器等。等。多輸出函數(shù)組合電路多輸出函數(shù)組合電路設(shè)計追求的目標(biāo)設(shè)計追求的目標(biāo)是：是：總體電路最簡總體電路最簡，而不是局部簡化而不是局部簡化。多輸出函數(shù)組合電路的多輸出函數(shù)組合電路的設(shè)計以單輸出函數(shù)電路設(shè)計為基礎(chǔ)，設(shè)計以單輸出函數(shù)電路設(shè)計為基礎(chǔ)，考慮考慮同一個邏輯門能為多個函數(shù)所公用同一個邏輯門能為多個函數(shù)所公用，也就是利用，也就是利用公用公用項項，以求

28、，以求總體電路所用門數(shù)最少總體電路所用門數(shù)最少，電路最簡單電路最簡單。1、多輸出函數(shù)的設(shè)計、多輸出函數(shù)的設(shè)計多輸出函數(shù)組合電路的設(shè)計舉例多輸出函數(shù)組合電路的設(shè)計舉例例：用例：用與非門與非門實現(xiàn)下列多輸出函數(shù)：實現(xiàn)下列多輸出函數(shù)：F F1 1（A,B,CA,B,C）=m m（0,2,30,2,3） F F2 2（A,B,CA,B,C）=m m（3,6,73,6,7）F F3 3（A,B,CA,B,C）=m m（3,4,5,6,73,4,5,6,7） 各個函數(shù)分別化簡：各個函數(shù)分別化簡： C01000111101 10001 00ABC01000111100 0 01 01 01ABC010001

29、11100 0 11 01 11ABF F1 1F F2 2F F3 3BACAF1BCABF2BCAF3共需要共需要7 7個門個門 多輸出函數(shù)組合電路的設(shè)計舉例多輸出函數(shù)組合電路的設(shè)計舉例BCACAF1BCAABF2BCAAF3C01000111101 10001 00ABC01000111100 0 01 01 01ABC01000111100 0 11 01 11AB& & & & & & &A AB BC CACAC CF F1 1F F3 3F F2 2F F1 1F F2 2F F3 3共需要共需要6 6個門個門 多輸出函數(shù)組合電路的設(shè)計多輸出函數(shù)組合電路的設(shè)計用卡諾圖分別對每個函

30、數(shù)進行化簡，用用卡諾圖分別對每個函數(shù)進行化簡，用箭頭連線箭頭連線表示出所有的公用圈表示出所有的公用圈。從相同的最小項開始，從相同的最小項開始，試著改變?nèi)Ψㄔ囍淖內(nèi)Ψ?，以求得更，以求得更多的公用圈。多的公用圈。改變?nèi)Ψǖ脑瓌t改變?nèi)Ψǖ脑瓌t：若改變?nèi)Ψê罂偅喝舾淖內(nèi)Ψê罂側(cè)?shù)減少圈數(shù)減少（不（不同的圈圈數(shù)減少），則同的圈圈數(shù)減少），則一定要改圈一定要改圈；若改圈后總；若改圈后總?cè)?shù)不變?nèi)?shù)不變，則，則取大圈取大圈，以減少門的輸入端；若改，以減少門的輸入端；若改圈后總?cè)罂側(cè)?shù)增加圈數(shù)增加，則不改圈。，則不改圈。單個變量的圈不用改變?nèi)Ψ?。單個變量的圈不用改變?nèi)Ψā６噍敵龊瘮?shù)組合電路的設(shè)計例多輸出函

31、數(shù)組合電路的設(shè)計例3.3.5例例3.3.5 3.3.5 用用與非門與非門實現(xiàn)下列多輸出函數(shù)：實現(xiàn)下列多輸出函數(shù)：F F1 1（A,B,C,DA,B,C,D）=m m（2,4,5,10,11,132,4,5,10,11,13） F F2 2（A,B,C,DA,B,C,D）=m m（4,10,11,12,134,10,11,12,13）F F3 3（A,B,C,DA,B,C,D）=m m（2,3,7,10,11,122,3,7,10,11,12）F F4 4（A,B,C,DA,B,C,D）=m m(0,1,4,5,8,9,10,11,12,13(0,1,4,5,8,9,10,11,12,13） 如

32、果各個函數(shù)分別化簡，不考慮邏輯門的公用，需如果各個函數(shù)分別化簡，不考慮邏輯門的公用，需要要1414個門來實現(xiàn)電路。個門來實現(xiàn)電路。 多輸出函數(shù)組合電路的設(shè)計例多輸出函數(shù)組合電路的設(shè)計例3.3.5000111100001111001 0001010 01010 1 0ABCD000111100001111001 0100010 01000 1 0ABCD000111100001111000 0100001 11010 1 0ABCD000111100001111011 111111001000 10ABCDF F1 1F F2 2F F3 3F F4 4單個單個變量變量的圈的圈無須無須改圈改圈多

33、輸出函數(shù)組合電路的設(shè)計例多輸出函數(shù)組合電路的設(shè)計例3.3.5CBADCBDCBADCBF1CBACABDCBAF2CBADCABDCBCDAF3CBACF4需需5 5個門個門需需2 2個門個門需需3 3個門個門需需1 1個門個門共需要共需要1111個門，電路如教材個門，電路如教材P64P64圖圖3.3.163.3.16所示。所示。 以上是一種傳統(tǒng)的、以門為基本單元的設(shè)計方法，在以上是一種傳統(tǒng)的、以門為基本單元的設(shè)計方法，在實際中還需要結(jié)合所使用的器件靈活應(yīng)用。實際中還需要結(jié)合所使用的器件靈活應(yīng)用。 2、采用、采用SSI芯片時的設(shè)計芯片時的設(shè)計設(shè)計設(shè)計條件條件：由芯片提供的：由芯片提供的門的個數(shù)

34、門的個數(shù)和和輸入端數(shù)輸入端數(shù)是一定的。是一定的。設(shè)計追求設(shè)計追求目標(biāo)目標(biāo)：使用的：使用的芯片數(shù)目最少芯片數(shù)目最少。設(shè)計設(shè)計注意注意：必須：必須考慮輸入端的數(shù)目考慮輸入端的數(shù)目，化簡時有所側(cè)重，并且，化簡時有所側(cè)重，并且須將函數(shù)表達式變換成與芯片種類相適應(yīng)的形式須將函數(shù)表達式變換成與芯片種類相適應(yīng)的形式。器器件件名名稱稱器器件件名名稱稱型型 號號型型 號號7 74 4L LS S0 00 07 74 4L LS S0 01 17 74 4L LS S0 02 27 74 4L LS S0 04 47 74 4L LS S1 10 07 74 4L LS S1 12 27 74 4L LS S3

35、32 27 74 4L LS S3 38 86 6二二輸輸入入端端四四與與非非門門二二輸輸入入端端四四與與非非門門（O OC C）二二輸輸入入端端四四或或非非門門六六非非門門三三輸輸入入端端三三與與非非門門三三輸輸入入端端三三與與非非門門（O OC C）二二輸輸入入端端四四或或門門二二輸輸入入端端四四異異或或門門例例3.3.6例例3.3.63.3.6：試用：試用74LS0074LS00實現(xiàn)下列函數(shù)：實現(xiàn)下列函數(shù)：F F（A,B,C,DA,B,C,D）=m m（2,3,6,7,8,9,10,11,12,132,3,6,7,8,9,10,11,12,13） 000111100001111000 1

36、100111 11011 1 0ABCDBACACAF1需三個二輸入與非門和需三個二輸入與非門和一個三輸入與非門一個三輸入與非門)(CBACABCACA BCACA提公因子提公因子例例3.3.6&BCAAFBCACAF 正好需要一正好需要一片片74LS003、指定門類型的設(shè)計、指定門類型的設(shè)計如果設(shè)計如果設(shè)計限定必須使用某種類型的門電路限定必須使用某種類型的門電路，必須將必須將函數(shù)表達式變換成與門電路類型相適應(yīng)的形式函數(shù)表達式變換成與門電路類型相適應(yīng)的形式。（1 1）與或與或表達式轉(zhuǎn)為表達式轉(zhuǎn)為與非與非與非與非表達式表達式例例3.3.7 3.3.7 將將 變?yōu)樽詈喤c非與非形式。變?yōu)樽詈喤c非與非

37、形式。ADDCAACDABF000111100001111000 0100110 01100 1 1ABCD將最簡與或表達式將最簡與或表達式兩次兩次求反求反，再使用摩根定理。，再使用摩根定理。ACADABFACADABACADAB兩次求反兩次求反摩根定理摩根定理化簡化簡（2 2）或與或與表達式轉(zhuǎn)為表達式轉(zhuǎn)為或非或非或非或非表達式表達式將最簡或與表達式將最簡或與表達式兩次求反兩次求反，再使用摩根定理。，再使用摩根定理。例例3.3.8 3.3.8 將將 變?yōu)樽詈喕蚍腔蚍切问?。變?yōu)樽詈喕蚍腔蚍切问健?()()(CBCADCABAFCBACDCABAF*CBACBA)()(CBCABAF)()(CBC

38、ABACBCABA求對偶求對偶化簡化簡求對偶求對偶兩次求反兩次求反摩根定理摩根定理（3 3）與或與或表達式轉(zhuǎn)為表達式轉(zhuǎn)為與或非與或非表達式表達式方法方法:1:1、做卡諾圖，用、做卡諾圖，用圈圈0 0的方法先的方法先求反函數(shù)求反函數(shù) 的的最簡與或最簡與或表達式；表達式；2 2、對對 求反求反，直接得到函數(shù)，直接得到函數(shù)F F的的與或非表達式。與或非表達式。FF例例3.3.9 3.3.9 求求 的與或非表達式。的與或非表達式。CBACBACBAFC01000111101 0 10 1011ABCBBAFCBBAF（4 4）與或與或表達式轉(zhuǎn)為表達式轉(zhuǎn)為或與或與表達式表達式（5 5）與或與或表達式轉(zhuǎn)為

39、表達式轉(zhuǎn)為或非或非或非或非表達式表達式在卡諾圖上用在卡諾圖上用圈圈0 0的方法即的方法即可可得到最簡或與得到最簡或與表達式表達式方法方法: :先將先將與或與或表達式表達式變?yōu)榛蚺c變?yōu)榛蚺c式，再式，再兩次求反兩次求反，用用摩根定理摩根定理即可轉(zhuǎn)為即可轉(zhuǎn)為或非或非或非或非表達式。表達式。例例3.3.10例例 3.3.10 設(shè)輸入不提供反變量，試用一片設(shè)輸入不提供反變量，試用一片74LS00和和一片一片74LS386（4個個2輸入異或門）實現(xiàn)輸入異或門）實現(xiàn)全減器全減器。1 0 1 0- 0 0 1 11被減數(shù)被減數(shù) A減數(shù)減數(shù) B差差 D0 00 00 00 01 11 11 11 10 00 0

40、1 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1D Di iC Ci i0 01 11 10 11 00 00 01 1全減器全減器：考慮低位借位考慮低位借位的減法器。的減法器。10 1例例3.3.100 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1D Di iC Ci i0 01 11 10 01 10 00 01 10 01 11 11 10 00 00 01 11

41、111iiiiiiiiiiiiiCBACBACBACBAD11)(iiiiiiCBACBA1iiiCBA1111iiiiiiiiiiiiiCBACBACBACBAC11)(iiiiiCBCBA例例3.3.10= =1 1= =1 1& &A Ai iB Bi iC Ci i- -1 1D Di i& & &C Ci i& &1iiiiCBAD11)(iiiiiiCBCBAC全減器電路全減器電路2個異或門個異或門4個與非門個與非門需需1片片74LS00和和1片片74LS3863.3.5 組合電路設(shè)計實例組合電路設(shè)計實例例例3.3.11 3.3.11 用用或非門或非門設(shè)計一個設(shè)計一個8421BCD

42、8421BCD碼的四舍五入電路。碼的四舍五入電路。 mF)15,14,13,12,11,10()9 , 8 , 7 , 6 , 5(000111100001111000 10110 101 ABCD)(DCABA111A AB BC CD DF F半加器半加器例例3.3.12 3.3.12 半加器、全加器的設(shè)計半加器、全加器的設(shè)計半加器半加器：只考慮加數(shù)和被加數(shù)，：只考慮加數(shù)和被加數(shù)，不考慮低位進位的不考慮低位進位的相加運算，即相加運算，即只實現(xiàn)兩個數(shù)的相加，求得和數(shù)及向只實現(xiàn)兩個數(shù)的相加，求得和數(shù)及向高位進位的邏輯部件高位進位的邏輯部件，稱為，稱為半加器半加器。A BA BS CS C0 0

43、0 00 10 11 01 01 11 100101001BABASBAABC =1=1& &A AB BS SC CC CO OA AB BS SC C半加器邏輯符號半加器邏輯符號全加器全加器用用異或門異或門及及與或非門與或非門設(shè)計一位全加器設(shè)計一位全加器 1 0 1 0+ 0 0 1 11 1 0 1被加數(shù)被加數(shù) A加數(shù)加數(shù) B和和 S全加全加：考慮低位進位的加法考慮低位進位的加法1 1、列真值表、列真值表0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -

44、1 1S Si iC Ci i0 01 11 10 01 10 00 01 10 00 00 01 10 01 11 11 12 2、化簡和變換得到輸、化簡和變換得到輸出表達式。出表達式。全加器全加器0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1S Si iC Ci i0 01 11 10 01 10 00 01 10 00 00 01 10 01 11 11 1有有2個以個以上上1，出，出1。奇數(shù)個奇數(shù)個1，出，出1。1iiiiCBASiiiiii

45、BACBAC1)(3 3、畫電路圖、畫電路圖=1=1=1=111 1A Ai iB Bi iC Ci-1i-1C Ci iS Si i全加器全加器COCOCICIC Ci iC Ci-1i-1A Ai iB Bi iS Si i全加器的邏輯符號全加器的邏輯符號A A0 0A A1 1A A2 2A A3 3B B0 0B B1 1B B2 2B B3 3S S0 0S S1 1S S2 2S S3 3CICICICICICICICICOCOCOCOCOCOCOCOC C-1-1C C3 3四位二進制加法器四位二進制加法器C3S3S2S1S0=A3A2A1A0+B3B2B1B0例例3.3.13

46、3.3.13 用用同或門同或門、與非門與非門和和或非門或非門設(shè)計一個設(shè)計一個兩位二進兩位二進制數(shù)碼比較器制數(shù)碼比較器。 3.3.5 組合電路設(shè)計實例組合電路設(shè)計實例文字文字描述描述真值表真值表化簡化簡變換變換邏邏 輯輯電路圖電路圖1 1、分析題目的文字描述，作出真值表。、分析題目的文字描述，作出真值表。四個變量四個變量二進制數(shù)二進制數(shù)A=A1A0 三個函數(shù)三個函數(shù)AB: F1=1二進制數(shù)二進制數(shù)B=B1B0A=B: F2=1AB)=A3B3+（A3 B3 ) A2B2+ ( A3 B3 ) ( A2 B2 ) A1B1 +( A3 B3 ) ( A2 B2 ) ( A1 B1 ) A0B0F2

47、 (A=B) =(A3 B3)(A2 B2) (A1 B1)(A0 B0)例例3.3.14例例3.3.143.3.14：試用：試用全加器全加器及及與非門與非門設(shè)計一個設(shè)計一個一位一位8421BCD8421BCD碼加法器碼加法器。1 1、分析題目，作出真值表。、分析題目，作出真值表。 九個變量九個變量被加數(shù)：被加數(shù)：A8A4A2A1 五個函數(shù)五個函數(shù)和和:Y8、Y4、Y2、Y1加數(shù)：加數(shù)：B8B4B2B1向高位的進位：向高位的進位： C來自低位的進位來自低位的進位C08421BCD8421BCD碼是用碼是用四位二進制數(shù)表示一位十進制數(shù)四位二進制數(shù)表示一位十進制數(shù)，前面曾經(jīng)，前面曾經(jīng)設(shè)計過四位二進

48、制加法器，在本設(shè)計中是否可以利用一下設(shè)計過四位二進制加法器，在本設(shè)計中是否可以利用一下已有的四位二進制加法器呢？已有的四位二進制加法器呢？例例3.3.140 1 0 0+ 0 0 1 10 1 1 10 1 1 0+ 0 1 1 11 1 0 11 0 0 0+ 1 0 0 11 0 0 0 14+ 376+ 7138+ 917+ 0 1 1 01 0 0 1 1+ 0 1 1 01 0 1 1 1結(jié)果是結(jié)果是BCD碼碼結(jié)果不是結(jié)果不是BCD碼碼結(jié)果不是結(jié)果不是BCD碼碼修正修正：對大于：對大于9的結(jié)果再的結(jié)果再加加6問題轉(zhuǎn)變?yōu)榻o四位二進制加法器設(shè)計加問題轉(zhuǎn)變?yōu)榻o四位二進制加法器設(shè)計加6修正修

49、正電路來實現(xiàn)電路來實現(xiàn)8421BCD碼加法器，因此要找出碼加法器，因此要找出加加6修正的規(guī)律，修正的規(guī)律，列寫加列寫加6修正電路的真值表修正電路的真值表。結(jié)果是結(jié)果是BCD碼碼結(jié)果是結(jié)果是BCD碼碼例例3.3.14 五個變量五個變量二進制加法器和：二進制加法器和：S8、S4、S2、S1 五個函數(shù)五個函數(shù)8421BCD碼和碼和:Y8、Y4、Y2、Y1向高位的進位向高位的進位 C二進制加法二進制加法進位進位Cb二二 進進 制制 加加 法法 結(jié)結(jié) 果果8 8 4 4 2 2 1 1 B B C C D D 碼碼C Cb b S S8 8 S S4 4 S S2 2 S S1 1C C Y Y8 8

50、Y Y4 4 Y Y2 2 Y Y1 1說說明明0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 10 0 0 0 0 0 1 1 0 00 0 0 0 0 0 1 1 1 10 0 0 0 1 1 0 0 0 00 0 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 00 0 0 0 1 1 1 1 1 10 0 1 1 0 0 0 0 0 00 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 10 0 0 0 0 0 1 1 0 00 0 0 0 0 0 1 1 1 10 0 0 0 1 1 0 0 0 00 0 0 0 1

51、1 0 0 1 10 0 0 0 1 1 1 1 0 00 0 0 0 1 1 1 1 1 10 0 1 1 0 0 0 0 0 00 0 1 1 0 0 0 0 1 10 0 1 1 0 0 1 1 0 00 0 1 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 00 0 1 1 1 1 0 0 1 10 0 1 1 1 1 1 1 0 00 0 1 1 1 1 1 1 1 11 1 0 0 0 0 0 0 0 01 1 0 0 0 0 0 0 1 10 0 1 1 0 0 0 0 1 11 1 0 0 0 0 0 0 1 11 1 0 0 0 0 1 1 0 01 1 0

52、0 0 0 1 1 1 11 1 0 0 1 1 0 0 0 01 1 0 0 1 1 0 0 1 11 1 0 0 1 1 1 1 0 01 1 0 0 1 1 1 1 1 11 1 1 1 0 0 0 0 0 01 1 0 0 0 0 1 1 0 01 1 0 0 0 0 1 1 1 11 1 0 0 0 0 0 0 0 01 1 1 1 0 0 0 0 1 1十十進進制制無無需需修修正正需需加加0 01 11 10 0修修正正0 01 12 23 34 45 56 67 78 89 91 10 01 11 11 12 21 13 31 14 41 15 51 16 61 17 71 18

53、 81 19 9C=0時時無需修正無需修正，C=1時時加加0110修正修正。例例3.3.14Cb=1時，時，C=1，Cb=0時時C=m（10，11，12，13，14，15）15,14,13,12,11,10(mbbCCC用用C來控制來控制0110的加入，實現(xiàn)對的加入，實現(xiàn)對S8、S4、S2、S1的修正，得到的修正，得到Y(jié)8、Y4、Y2、Y1。2 2、化簡、化簡C C的表達式。的表達式。0001111000011110 00 0100010 01100 1 1S8S4S2S12848SSSSCCb）15,14,13,12,11,10(mbC3 3、畫邏輯電路圖。、畫邏輯電路圖。一位一位8421B

54、CD加法器邏輯電路圖加法器邏輯電路圖A A1 1A A2 2A A4 4A A8 8B B1 1B B2 2B B4 4B B8 8S S1 1S S2 2S S4 4S S8 8CICICICICICICICICOCOCOCOCOCOCOCOC C0 0C Cb b& & & & &CICICOCOCICICOCOCICICOCOY Y1 1Y Y8 8C CY Y4 4Y Y2 2四位二進制四位二進制加法器加法器2848SSSSCCbC=1時加時加0110修正修正3.4組合邏輯電路的冒險組合邏輯電路的冒險理理想想情情況況電路中的連線和邏輯門都電路中的連線和邏輯門都沒有延遲沒有延遲。電路的多

55、個輸入電路的多個輸入信號發(fā)生變化信號發(fā)生變化時都是時都是同時瞬間完成同時瞬間完成的。的。實實際際情情況況信號通過邏輯門需要信號通過邏輯門需要響應(yīng)時間響應(yīng)時間。信號的變化需要一定的信號的變化需要一定的過渡時間過渡時間。多個信號發(fā)生變化時多個信號發(fā)生變化時有先后快慢有先后快慢的差異。的差異。冒冒險險邏輯邏輯冒險冒險功能功能冒險冒險不同的冒險，產(chǎn)生的原因不同，不同的冒險，產(chǎn)生的原因不同，消除冒險的方法也不相同。消除冒險的方法也不相同。3.4 組合邏輯電路的冒險組合邏輯電路的冒險& &1 1A AF FA AA AF F在在A 從從0變?yōu)樽優(yōu)?的過程的過程中，中，F(xiàn)出現(xiàn)了出現(xiàn)了毛刺毛刺。在組合電路中，

56、若某一個輸入在組合電路中，若某一個輸入變量變量變化前后電路的輸出是相同的變化前后電路的輸出是相同的，而，而在輸入變量變化時可能在輸入變量變化時可能出現(xiàn)瞬時的出現(xiàn)瞬時的錯誤輸出錯誤輸出，這種冒險稱為，這種冒險稱為靜態(tài)邏輯靜態(tài)邏輯冒險冒險。一、邏輯冒險與消除方法一、邏輯冒險與消除方法AAF 毛刺毛刺1、邏輯冒險、邏輯冒險F=AB+BCA AC CB BB BABABBCBCF F1 11 1t tpd1pd1t tpd2pd2t tpd3pd3A AC CB BB BABABBCBCF F1 11 11 1t tpd1pd1t tpd2pd2t tpd3pd3輸入從輸入從111變?yōu)樽優(yōu)?01。tp

57、d2tpd1+tpd3沒有毛刺沒有毛刺tpd2bb3 3a a3 3 b b3 3a a0 0 b b0 0a a1 1 b b1 1a a2 2 b b2 2ABABABABA=BA=B輸 出輸 出比 較 輸 入比 較 輸 入級聯(lián)輸入級聯(lián)輸入ESGa a3 3bb3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a2 2=b=b2 2a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b

58、=b3 3a a2 2bbb2 2a a1 1bb1 1a a1 1bbb0 0a a0 0bb0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 01 11 11 11 11 11 10 0 0 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00

59、00 0集成數(shù)碼比較器的使用集成數(shù)碼比較器的使用1、用、用74LS85實現(xiàn)四位二進制數(shù)的比較實現(xiàn)四位二進制數(shù)的比較G=S=0，E =11ABSEG輸輸出出集成數(shù)碼比較器的使用集成數(shù)碼比較器的使用2、用、用74LS85實現(xiàn)實現(xiàn)五位五位二進制數(shù)的比較二進制數(shù)的比較高四位接數(shù)據(jù)輸入高四位接數(shù)據(jù)輸入端，最低位端，最低位a0接接G，b0接接S。沒有相等輸出。沒有相等輸出。相等時相等時G=S=0 或或G=S=1。a4a3a2a1b4b3b2b1a0b0輸輸出出八位比較器八位比較器方法一：方法一：位擴展位擴展（串行聯(lián)串行聯(lián)接接），用兩片或多片），用兩片或多片4位比位比較器，較器，低位的輸出與高位低位的輸出與

60、高位的級聯(lián)輸入連接的級聯(lián)輸入連接。注意注意：高低位的：高低位的順序不能接錯順序不能接錯。缺點缺點：比較結(jié)果要經(jīng)過兩個芯片的延遲。：比較結(jié)果要經(jīng)過兩個芯片的延遲。3、當(dāng)比較的位數(shù)超過四位（五位）時可以、當(dāng)比較的位數(shù)超過四位（五位）時可以將兩片或多片集將兩片或多片集成四位比較器拼接使用成四位比較器拼接使用。高位高位低位低位24位串行比較器位串行比較器2424位串行比較器位串行比較器串行聯(lián)接的缺點串行聯(lián)接的缺點：級數(shù)越多，延遲越長，比較速度越慢。：級數(shù)越多，延遲越長，比較速度越慢。輸輸 出出b0 b1 b2 b3a0 a1 a2 a3(ab)(a=b)I(PQ)0 1 0 a0 a1 a2 a3b0