EDA技術(shù)課程設(shè)計交通控制器設(shè)計_第1頁
EDA技術(shù)課程設(shè)計交通控制器設(shè)計_第2頁
EDA技術(shù)課程設(shè)計交通控制器設(shè)計_第3頁
EDA技術(shù)課程設(shè)計交通控制器設(shè)計_第4頁
EDA技術(shù)課程設(shè)計交通控制器設(shè)計_第5頁
已閱讀5頁,還剩11頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、eda技術(shù)課程設(shè)計課題: 交通控制器設(shè)計系 別: 電氣與電子工程系專 業(yè): 電子信息工程姓 名: 學(xué) 號: 指導(dǎo)教師: 河南城建學(xué)院2011年6月24日成績評定·一、指導(dǎo)教師評語(根據(jù)學(xué)生設(shè)計報告質(zhì)量、答辯情況及其平時表現(xiàn)綜合評定)。二、評分(按下表要求評定)評分項目設(shè)計報告評分答辯評分平時表現(xiàn)評分合 計 (100分)任務(wù)完成情 況(20分)課程設(shè)計報告質(zhì)量(40分)表達情況(10分)回答問題情 況(10分)工作態(tài)度與紀(jì)律(10分)獨立工作能力(10分)得分課程設(shè)計成績評定班級 姓名 學(xué)號成績: 分(折合等級 )指導(dǎo)教師簽字 年 月 日目錄一、設(shè)計目的- 3 -二、設(shè)計要求- 3 -

2、(2).熟悉掌握常用仿真開發(fā)軟件,比如: quartus ii或xilinx ise的使用方法。- 3 -(4).學(xué)會用eda技術(shù)實現(xiàn)數(shù)字電子器件組成復(fù)雜系統(tǒng)的方法;學(xué)習(xí)電子系統(tǒng)電路的安裝調(diào)試技術(shù)。- 4 -三、總體設(shè)計原理與內(nèi)容- 4 -1、設(shè)計內(nèi)容- 4 -四、eda設(shè)計及仿真- 6 -1、主控制程序- 6 -2、交通燈仿真結(jié)果及數(shù)據(jù)分析- 10 -五、硬件實現(xiàn)- 11 -1、給出硬件實現(xiàn)引腳圖- 11 -2、硬件實現(xiàn)照片- 13 -六、設(shè)計總結(jié)- 13 -1、設(shè)計過程中遇到的問題及解決方法- 13 -2、設(shè)計體會- 14 -3、對設(shè)計的建議- 14 -七、設(shè)計生成的電路圖(見附圖)- 1

3、4 -參考文獻- 15 -附圖一- 15 -附圖二- 17 -一、設(shè)計目的通過對fpga(現(xiàn)場可編程門陣列)芯片的設(shè)計實踐,使學(xué)生掌握一般的pld(可編程邏輯器件)的設(shè)計過程、設(shè)計要求、設(shè)計內(nèi)容、設(shè)計方法,能根據(jù)用戶的要求及工藝需要進行電子芯片設(shè)計并制定有關(guān)技術(shù)文件。培養(yǎng)學(xué)生綜合運用已學(xué)知識解決實際工程技術(shù)問題的能力、查閱圖書資料和各種工具書的能力、工程繪圖能力、撰寫技術(shù)報告和編制技術(shù)資料的能力,受到一次電子設(shè)計自動化方面的基本訓(xùn)練。培養(yǎng)學(xué)生利用eda技術(shù)知識,解決電子設(shè)計自動化中常見實際問題的能力,使學(xué)生積累實際eda編程。通過本課程設(shè)計的學(xué)習(xí),學(xué)生將復(fù)習(xí)所學(xué)的專業(yè)知識,使課堂學(xué)習(xí)的理論知識

4、應(yīng)用于實踐,通過本課程設(shè)計的實踐使學(xué)生具有一定的實踐操作能力。 1 了解交通燈的亮滅規(guī)律。 2 了解交通燈控制器的工作原理。 3 熟悉vhdl語言編程,了解實際設(shè)計中的優(yōu)化方案。 二、設(shè)計要求(1).以eda技術(shù)的基本理論為指導(dǎo),將設(shè)計實驗分為基本功能電路和較復(fù)雜的電子系統(tǒng)兩個層次,要求利用數(shù)字電路或者eda方法去設(shè)計并完成特定功能的電子電路的仿真、軟硬件調(diào)試;(2).熟悉掌握常用仿真開發(fā)軟件,比如: quartus ii或xilinx ise的使用方法。(3).能熟練運用上述開發(fā)軟件設(shè)計并仿真電路并下載到fpga中進行調(diào)試; (4).學(xué)會用eda技術(shù)實現(xiàn)數(shù)字電子器件組成復(fù)雜系統(tǒng)的方法;學(xué)習(xí)電

5、子系統(tǒng)電路的安裝調(diào)試技術(shù)。三、總體設(shè)計原理與內(nèi)容 1、設(shè)計內(nèi)容用eda技術(shù)設(shè)計一個十字路口的交通信號燈控制器,控制a、b兩條交叉道路上的車輛通行,具體要求如下:(1)、每條道路設(shè)一組信號燈,每組信號燈由紅黃綠3個燈組成,綠燈表示允許通行紅燈表示禁止通行,黃燈表示該車道上已過停車線的車輛繼續(xù)通行,未過停車線的車輛停止通行。(2)、每條道路上每次通行的時間為25s。(3)、每次變換通行車道之前,要求黃燈先亮5s,才能變換通行車道。(4)、黃燈亮?xí)r,要求每秒鐘閃爍一次。2、設(shè)計的總體原理 圖3-1交通燈系統(tǒng)控制框圖圖3-2交通信號燈的控制電路圖3-3交通燈的時間轉(zhuǎn)向圖四、eda設(shè)計及仿真1、主控制程

6、序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity controller isport (clk8: in std_logic;reset: in std_logic;hold: in std_logic;reda,greena,yellowa:out std_logic;redb,greenb,yellowb:out std_logic;displaya,displayb,displayc,displayd:out std_l

7、ogic_vector(0 to 6);end;architecture control of controller is signal countnum: integer range 0 to 50;signal clk: std_logic;signal numa,numb,numc,numd: integer range 0 to 9;signal noa,nob:integer range 0 to 25;signal qina,qinb,qinc,qind: std_logic_vector(3 downto 0);signal clock:std_logic;signal cloc

8、k1:std_logic;signal tout: integer range 0 to 3;begin process(clk8) ;分頻beginif rising_edge(clk8) thenif tout=3 thentout<=0;clock1<=not clock1;else tout<=tout+1;end if;end if;clk<=clock1;end process;process(clk)begin if reset='1'then countnum<=0;elsif rising_edge(clk)thenif coun

9、tnum=49 thencountnum<=0;elsecountnum<=countnum+1;end if;end if;end process; process(clk)beginif rising_edge(clk)thenif hold='1'thenreda<='1'redb<='1'greena<='0'greenb<='0'else if countnum<=19 thennoa<=20-countnum;reda<='0'gre

10、ena<='1'elsif(countnum<=24)thennoa<=25-countnum;reda<='0'greena<='0'elsenoa<=50-countnum;reda<='1'greena<='0'end if;if countnum<=24 thennob<=25-countnum;redb<='1'greenb<='0'elsif countnum<=44 thennob<=4

11、5-countnum;redb<='0'greenb<='1'elsenob<=50-countnum;redb<='0'greenb<='0'end if;end if;end if; end process; ;分位 process(clk)beginif hold='0'thenif (countnum>20 and countnum<=25) thenyellowa<=clk;yellowb<='0'elsif (countnum>

12、45 and countnum<=50) thenyellowa<='0'yellowb<=clk;else yellowa<='0'yellowb<='0'end if;end if;end process;process(clk8)beginif rising_edge(clk8) thenif noa>=20 thennuma<=2;numb<=noa-20;elsif noa>=10 thennuma<=1;numb<=noa-10;elsenuma<=0;numb&

13、lt;=noa;end if;end if;end process;process(clk8)beginif rising_edge(clk8 ) thenif nob>=20 thennumc<=2;numd<=nob-20;elsif nob>=10 thennumc<=1;numd<=nob-10;elsenumc<=0;numd<=nob;end if;end if;end process;process(clk8)begin ;數(shù)碼管顯示qina<=conv_std_logic_vector(numa,4);qinb<=co

14、nv_std_logic_vector(numb,4);qinc<=conv_std_logic_vector(numc,4);qind<=conv_std_logic_vector(numd,4);case qina iswhen "0000"=>displaya<="1111110" ;譯碼when "0001"=>displaya<="0110000"when "0010"=>displaya<="1101101"when

15、 "0011"=>displaya<="1111001"when "0100"=>displaya<="0110011"when "0101"=>displaya<="1011011"when "0110"=>displaya<="1011111"when "0111"=>displaya<="1110000"when "100

16、0"=>displaya<="1111111"when "1001"=>displaya<="1111011"when others=>displaya<="0000000"end case;case qinb iswhen "0000"=>displayb<="1111110"when "0001"=>displayb<="0110000"when "00

17、10"=>displayb<="1101101"when "0011"=>displayb<="1111001"when "0100"=>displayb<="0110011"when "0101"=>displayb<="1011011"when "0110"=>displayb<="1011111"when "0111"=&

18、gt;displayb<="1110000"when "1000"=>displayb<="1111111"when "1001"=>displayb<="1111011"when others=>displayb<="0000000"end case;case qinc iswhen "0000"=>displayc<="1111110"when "0001"=

19、>displayc<="0110000"when "0010"=>displayc<="1101101"when "0011"=>displayc<="1111001"when "0100"=>displayc<="0110011"when "0101"=>displayc<="1011011"when "0110"=>displa

20、yc<="1011111"when "0111"=>displayc<="1110000"when "1000"=>displayc<="1111111"when "1001"=>displayc<="1111011"when others=>displayc<="0000000"end case;case qind iswhen "0000"=>displ

21、ayd<="1111110"when "0001"=>displayd<="0110000"when "0010"=>displayd<="1101101"when "0011"=>displayd<="1111001"when "0100"=>displayd<="0110011"when "0101"=>displayd<=&q

22、uot;1011011"when "0110"=>displayd<="1011111"when "0111"=>displayd<="1110000"when "1000"=>displayd<="1111111"when "1001"=>displayd<="1111011"when others=>displayd<="0000000"end

23、 case;end process;end;2、交通燈仿真結(jié)果及數(shù)據(jù)分析仿真結(jié)果基本正確,對于每一時刻給出的時鐘信號對應(yīng)相應(yīng)的計數(shù)值,紅燈和綠燈都是間隔閃亮20/25秒,黃燈每次都是閃爍五秒鐘,符合要求,復(fù)位鍵和保持鍵同樣給出正確的仿真,對應(yīng)的數(shù)碼管譯碼也正確,所期望的與事實完全相同,仿真結(jié)果正確! 五、硬件實現(xiàn) 1、給出硬件實現(xiàn)引腳圖 2、硬件實現(xiàn)照片 六、設(shè)計總結(jié)1、設(shè)計過程中遇到的問題及解決方法在本設(shè)計中出現(xiàn)的問題有很多,現(xiàn)舉例如下:(1)、程序的組合,一開始我只是簡單的將編好的控制模塊,分為模塊,顯示模塊,分頻模塊組合在一起,進行編譯的時候并沒有報錯,而仿真結(jié)果也是看似正確,因為只有主程序得到編譯,其他四個模塊都沒有起到作用,結(jié)果輸入與輸出引腳都只有主程序的,沒有要求得到的全部引腳,很明顯,這種拼接做法是錯誤的。(2)、經(jīng)過修改之后的程序出現(xiàn)最多的錯誤就是end if 與end process的多與少的問題,end if經(jīng)常多放,其他的還有變量的賦值符號與信號的不同,變量聲明的位置也與信號不同,信號的使用也有限制,因為不能及時更新,會有時間上的延遲。(3)、再個就是黃燈的閃爍,因為剛開始和紅綠燈一塊定義,賦值,沒有閃爍的效

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論