實(shí)驗(yàn)七移位寄存器及其應(yīng)用

1、實(shí)驗(yàn)七移位寄存器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?1、掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。 2、熟悉移位寄存器的應(yīng)用 實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計(jì)數(shù)器。二、實(shí)驗(yàn)原理 1、移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號(hào)為cc40194或74ls194，兩者功能相同，可互換使用，其邏輯符號(hào)及引腳排列如圖71所示。圖71 cc40

2、194的邏輯符號(hào)及引腳功能 其中 d0、d1 、d2 、d3為并行輸入端；q0、q1、q2、q3為并行輸出端；sr 為右移串行輸入端，sl 為左移串行輸入端；s1、s0 為操作模式控制端；為直接無(wú)條件清零端；cp為時(shí)鐘脈沖輸入端。cc40194有5種不同操作模式：即并行送數(shù)寄存，右移(方向由q0q3)，左移（方向由q3q0），保持及清零。s1、s0和端的控制作用如表71。表71功能輸 入輸 出cps1s0srsldod1d2d3q0q1q2q3清除×0××××××××0000送數(shù)111×

3、5;abcdabcd右移101dsr×××××dsrq0q1q2左移110×dsl××××q1q2q3dsl保持100××××××保持1×××××××× 2、移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換

4、。(1) 環(huán)形計(jì)數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖72所示，把輸出端 q3 和右移串行輸入端sr 相連接，設(shè)初始狀態(tài)q0q1q2q31000，則在時(shí)鐘脈沖作用下q0q1q2q3將依次變?yōu)?100001000011000 ，如表72所示，可見它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這種類型的計(jì)數(shù)器通常稱為環(huán)形計(jì)數(shù)器。圖72 電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。 表82cpq0q1q2q301000101002001030001圖 72 環(huán)形計(jì)數(shù)器 如果將輸出qo與左移串行輸入端sl相連接，即可達(dá)左移循環(huán)移位。(2)實(shí)現(xiàn)數(shù)據(jù)串、

5、并行轉(zhuǎn)換 串行/并行轉(zhuǎn)換器串行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。圖73是用二片cc40194（74ls194）四位雙向移位寄存器組成的七位串/并行數(shù)據(jù)轉(zhuǎn)換電路。圖73 七位串行 / 并行轉(zhuǎn)換器電路中s0端接高電平1，s1受q7控制，二片寄存器連接成串行輸入右移工作模式。q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)q71時(shí)，s1為0，使之成為s1s001的串入右移工作方式，當(dāng)q70時(shí)，s11，有s1s010，則串行送數(shù)結(jié)束，標(biāo)志著串行輸入的數(shù)據(jù)已轉(zhuǎn)換成并行輸出了。串行/并行轉(zhuǎn)換的具體過(guò)程如下：轉(zhuǎn)換前，端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時(shí)s1s011，寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)?/p>

6、一個(gè)cp脈沖到來(lái)后，寄存器的輸出狀態(tài)q0q7為01111111，與此同時(shí)s1s0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的sr端加入。隨著cp脈沖的依次加入，輸出狀態(tài)的變化可列成表73所示。 表73 cpq0q1q2q3q4q5q6q7說(shuō)明000000000清零101111111送數(shù)2do0111111右移操作七次3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)由表73可見，右移操作七次之后，q7變?yōu)?，s1s0又變?yōu)?1，說(shuō)明串行輸入結(jié)

7、束。這時(shí)，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來(lái)一個(gè)cp脈沖時(shí)，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換作好了準(zhǔn)備。 并行/串行轉(zhuǎn)換器并行/串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。圖74是用兩片cc40194（74ls194）組成的七位并行/串行轉(zhuǎn)換電路，它比圖73多了兩只與非門g1和g2，電路工作方式同樣為右移。圖74 七位并行 / 串行轉(zhuǎn)換器寄存器清“0”后，加一個(gè)轉(zhuǎn)換起動(dòng)信號(hào)（負(fù)脈沖或低電平）。此時(shí)，由于方式控制s1s0為11，轉(zhuǎn)換電路執(zhí)行并行輸入操作。當(dāng)?shù)谝粋€(gè)cp脈沖到來(lái)后，q0q1q2q3q4q5q6q7的狀態(tài)為0d1d2d3d4d5d6d7，并行輸入

8、數(shù)碼存入寄存器。從而使得g1輸出為1，g2輸出為0，結(jié)果，s1s2變?yōu)?1，轉(zhuǎn)換電路隨著cp脈沖的加入，開始執(zhí)行右移串行輸出，隨著cp脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，q0q6的狀態(tài)都為高電平1,與非門g1輸出為低電平，g2門輸出為高電平,s1s2又變?yōu)?1，表示并/串行轉(zhuǎn)換結(jié)束，且為第二次并行輸入創(chuàng)造了條件。轉(zhuǎn)換過(guò)程如表74所示。表74 cpq0q1q2q3q4q5q6q7串 行 輸 出00000000010d1d2d3d4d5d6d7210d1d2d3d4d5d6d73110d1d2d3d4d5d6d741110d1d2d3d4d5d6d7511110d1d2d3d4d5

9、d6d76111110d1d2d3d4d5d6d771111110d1d2d3d4d5d6d7811111110d1d2d3d4d5d6d790d1d2d3d4d5d6d7中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時(shí)，可把幾片移位寄存器用級(jí)連的方法來(lái)擴(kuò)展位數(shù)。 三、實(shí)驗(yàn)設(shè)備及器件 1、 5v直流電源 2、 單次脈沖源 3、 邏輯電平開關(guān) 4、 邏輯電平顯示器5、 cc40194×2（74ls194） cc4011(74ls00) cc4068(74ls30)四、實(shí)驗(yàn)內(nèi)容1 、測(cè)試cc40194（或74ls194）的邏輯功能按圖75接線，、s1、s0、sl、sr、

10、d0、d1、d2、d3分別接至邏輯開關(guān)的輸出插口；q0、q1、q2、q3接至邏輯電平顯示輸入插口。cp端接單次脈沖源。按表75所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè)試。圖75 cc40194邏輯功能測(cè)試(1) 清除：令0，其它輸入均為任意態(tài)，這時(shí)寄存器輸出q0、q1、q2、q3應(yīng)均為0。清除后，置1 。 (2)送數(shù)：令s1s01 ，送入任意4位二進(jìn)制數(shù)，如d0d1d2d3abcd，加cp脈沖，觀察cp0 、cp由01、cp由10三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在cp脈沖的上升沿。(2) 右移：清零后，令1，s10，s01，由右移輸入端sr 送入二進(jìn)制數(shù)碼如0100，由cp端

11、連續(xù)加4個(gè)脈沖，觀察輸出情況，記錄之。 (4) 左移：先清零或予置，再令1，s11，s00，由左移輸入端sl 送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)cp脈沖，觀察輸出端情況，記錄之。 (5) 保持：寄存器予置任意4位二進(jìn)制數(shù)碼abcd，令1，s1s00，加cp脈沖，觀察寄存器輸出狀態(tài)，記錄之。 2、環(huán)形計(jì)數(shù)器自擬實(shí)驗(yàn)線路用并行送數(shù)法予置寄存器為某二進(jìn)制數(shù)碼（如0100），然后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表76中。3、實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換(1)串行輸入、并行輸出按圖73接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自定；改接線路用左移方式實(shí)現(xiàn)并行輸出。自擬表格，記錄之。(2)并行輸入、

12、串行輸出按圖74接線，進(jìn)行右移并入、串出實(shí)驗(yàn)，并入數(shù)碼自定。再改接線路用左移方式實(shí)現(xiàn)串行輸出。自擬表格，記錄之。表75清除模 式時(shí)鐘串 行輸 入輸 出功能總結(jié)s1s0cpslsrd0 d1 d2 d3q0 q1 q2 q30×××××××××0 0 0 0清零111××a b c da b c d送數(shù)101×0××××0 0 0 0右移101×1××××1 0 0 0右移101×

13、;0××××1 1 0 0右移101×0××××1 1 1 0右移1101×××××1 1 1 1左移1101×××××1 1 10左移1101××××× 1 1 0 0 左移1101×××××1 0 0 0左移100×××××××××&