印制線路板設(shè)計(jì)經(jīng)驗(yàn)點(diǎn)滴(提高電子產(chǎn)品的抗干擾能力和電磁兼容性)

1、印制線路板設(shè)計(jì)經(jīng)驗(yàn)點(diǎn)滴(提高電子產(chǎn)品的抗干擾能力和電磁兼容性)發(fā)布吋間：2010-6-27發(fā)布人21世紀(jì)電子網(wǎng)在研制帶處理器的電子產(chǎn)品時(shí)，如何提高抗干擾能力和電磁兼容性？1、下面的一些系統(tǒng)要特別注意抗電磁干擾：(1) 微控制器時(shí)鐘頻率特別高，總線周期特別快的系統(tǒng)。(2) 系統(tǒng)含有人功率，人電流驅(qū)動(dòng)電路，如產(chǎn)生火花的繼電器，人電流開關(guān)等。(3) 含微弱模擬信號電路以及高精度a/d變換電路的系統(tǒng)。2、為增加系統(tǒng)的抗電磁干擾能力采収如下措施：(1)選用頻率低的微控制器：選用外時(shí)鐘頻率低的微控制器町以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的 方波和正弦波，方波中的髙頻成份比正弦波多得多。雖然方波

2、的髙頻成份的波的幅度， 比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)牛的最有影響的高頻噪聲 大約是時(shí)鐘頻率的3倍。減小信號傳輸中的畸變微控制器主要采川高速cmos技術(shù)制造。信號輸入端靜態(tài)輸入電流在1ma左右，輸入 電容10pf左右，輸入阻抗相當(dāng)高，高速cmos電路的輸出端都有相當(dāng)?shù)膸лd能力，即 相當(dāng)大的輸出值，將一個(gè)門的輸出端通過一段很氏線引到輸入阻抗相當(dāng)高的輸入端，反 射問題就很嚴(yán)重，它會(huì)引起信號畸變，增加系統(tǒng)噪聲。當(dāng)tpd>tr吋，就成了一個(gè)傳輸 線問題，必須考慮信號反射，阻抗匹配等問題。信號在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有 關(guān)?？梢?/p>

3、粗略地認(rèn)為，信號在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微 控制器構(gòu)成的系統(tǒng)屮常用邏輯電話元件的tr (標(biāo)準(zhǔn)延遲時(shí)間)為3到18ns之間。在印制線路板上，信號通過一個(gè)7w的電阻和一段25cm長的引線，線上延遲時(shí)間人致 在420ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。 而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè)。當(dāng)信號的上升時(shí)間快于信號延遲時(shí)間，就要按照快電了學(xué)處理。此時(shí)要考慮傳輸線的阻 抗匹配，對于一塊印刷線路板上的集成塊z間的信號傳輸，要避免出現(xiàn)td>trd的情況, 卬刷線路板越大系統(tǒng)的速度就越不能太快。用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則

4、:信號在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí)間。(3)減小信號線間的交叉干擾：a點(diǎn)一個(gè)上升時(shí)間為tr的階躍信號通過引線ab傳向b端。信號在ab線上的延遲時(shí)間 是td。在d點(diǎn)，由于a點(diǎn)信號的向而傳輸，到達(dá)b點(diǎn)后的信號反射和ab線的延遲， td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為tr的頁脈沖信號。在c點(diǎn)、,由于ab上信號的傳輸與 反射，會(huì)感應(yīng)出一個(gè)寬度為信號在ab線上的延遲時(shí)間的兩倍，即2td的正脈沖信號。 這就是信號間的交叉干擾。干擾信號的強(qiáng)度與c點(diǎn)信號的di/at有關(guān)，與線間距離有關(guān)。 當(dāng)兩信號線不是很長時(shí)，ab上看到的實(shí)際是兩個(gè)脈沖的迭加。cmos工藝制造的微控制由輸入阻抗高，噪聲高，

5、噪聲容限也很高，數(shù)字電路是迭加 100-200mv噪聲并不影響其工作。若圖中ab線是一模擬信號，這種干擾就變?yōu)椴荒苋?忍。如印刷線路板為四層板，其中冇一層是大面積的地，或雙面板，信號線的反面是大 面積的地時(shí)，這種信號間的交叉干擾就會(huì)變小。原因是，大面積的地減小了信號線的特 性阻抗，信號在d端的反射大為減小。特性阻抗與信號線到地間的介質(zhì)的介電常數(shù)的平 方成反比，與介質(zhì)厚度的白然對數(shù)成正比。若ab線為一模擬信號，要避免數(shù)字電路信 號線cd對ab的干擾，ab線下方要有大面積的地，ab線到cd線的距離要大于ab 線與地距離的23倍?？纱ň植科帘蔚?，在冇引結(jié)的一面引線左右兩側(cè)布以地線。減小來口電源的噪聲

6、電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù) 位線，中斷線，以及其它些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電 源進(jìn)入電路，即使電池供電的系統(tǒng)，電池木身也冇高頻噪聲。模擬電路中的模擬信號更 經(jīng)受不住來自電源的干擾。(5) 注意印刷線板與元器件的高頻特性在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等 不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)住對高頻信號 的反射，引線的分布電容會(huì)起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時(shí)，就產(chǎn)生天 線效應(yīng)，噪聲通過引線向外發(fā)射。卬刷線路板的過孔人約引起0.6pf的電

7、容。一個(gè)集成電路木身的封裝材料引入26pf電容。一個(gè)線路板上的接插件，有520nh的分布電感。一個(gè)雙列直打的24引腳集成電路打座, 引入418nh的分布電感。這些小的分布參數(shù)對于這行佼低頻率下的微控制器系統(tǒng)中是町以忽略不計(jì)的；而對于鬲 速系統(tǒng)必須予以特別注意。(6) 元件布置耍合理分區(qū)元件在印刷線路板上排列的位置要充分考慮抗電磁t擾問題，原則之一是各部件之間的 引線耍盡雖:短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分(如繼 電器，犬電流開關(guān)等)這三部分合理地分開，使相互間的信號耦合為最小。g處理好接地線印刷電路板上，電源線和地線最垂要?？朔姶攀?dāng)_，最主要的手段就是接地。對于雙

8、面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到 印刷線路板上來的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線， 這些都會(huì)聚到冋電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率 器件地開分，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來。與印刷線路板以外的信 號相連時(shí)，通常釆川屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬 信號用的屏蔽電纜，一端接地為好。對噪聲和t擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來。(7) 用好去耦電容。好的高頻去耦電容可以去除高到1ghz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻 特性較好。

9、設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地z間都要加一個(gè)去耦電容。去 耦電容有兩個(gè)作用：一方面是木集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門 瞬間的充放電能；另一方而旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為 o.fuf的去耦電容有5nh分布電感，它的并行共振頻率大約在7mhz左右，也就是說對 于10mhz以下的噪聲有較好的去耦作用，對40mhz以上的噪聲幾乎不起作用。1uf, 10uf電容，并行共振頻率在20mhz以上，去除高頻率噪聲的效果耍好一些。在電 源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電 的系統(tǒng)也需要這種電容。每10片左右的集成電

10、路要加-片充放電電容，或稱為蓄放電容，電容大小可選10ufo 最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為 電感，最好使用膽電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格,可按c=1/f計(jì)算;即10mhz取0.1uf,對微控制器構(gòu)成的 系統(tǒng),jr 0.1-0.01 uf之間都可以。3、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。(1)能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方?？韶瘄j串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。(3) 盡量為繼電器等提供某種形式的阻尼。(4) 使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。用

11、地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。(7) i/o驅(qū)動(dòng)電路盡最靠近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾 波，從高噪聲區(qū)來的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。(8) mcd無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接, 不要懸空。(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸 出端。(10)印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與 耦合。(11) 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。(12) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的 話用多層板以減小電源，地的容生電感。(13) 時(shí)鐘、總線、片選信號要遠(yuǎn)離i/o線和接插件。(14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘。(15) 對a/d類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。(16) 時(shí)鐘線垂直于i/o線比平行i/o線干擾小，時(shí)鐘元件引腳遠(yuǎn)離i/o電纜。(17) 元件引腳盡量短，去耦電容引腳盡量短。(18) 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。(19) 對噪聲敏感的線不要與大