EUART高級(jí)運(yùn)用基于原理性

1、1.uart原理1.1 uart的通信原理uart即通用異步收發(fā)器，是一種串行通信方式。數(shù)據(jù)在傳輸過(guò)程中是通過(guò)一位一位 地進(jìn)行傳輸來(lái)實(shí)現(xiàn)通信的，串行通信方式具有傳輸線少，成本底等優(yōu)點(diǎn)，缺點(diǎn)是速度慢。 串行通信分為兩種類型：同步通信方式和異步通信方式。但一般多用異步通信方式，主要 因?yàn)榻邮芎桶l(fā)送的時(shí)鐘是可以獨(dú)立的這樣有利于增加發(fā)送與接收的靈活性。異步通信是一 個(gè)字符接著一個(gè)字符傳輸，一個(gè)字符的信息由起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位組成。 每一個(gè)字符的傳輸靠起始位來(lái)同步，字符的前面一位是起始位，用下降沿通知收方開始傳 輸，緊接著起始位之后的是數(shù)據(jù)位，傳輸時(shí)低位在前高位在后，字符本身由58位數(shù)據(jù)位

2、 組成。數(shù)據(jù)位后面是奇偶校驗(yàn)位，最后是停止位，停止位是用高電平來(lái)標(biāo)記一個(gè)字符的結(jié) 束，并為下一個(gè)字符的傳輸做準(zhǔn)備。停止位后面是不同長(zhǎng)度的空閑位。停止位和空閑位都 規(guī)定為高電平，這樣可以保證起始位有一個(gè)下降沿。uart的幀格式如圖2.1所示。0/ 0/ 0/ 0/ 0/ 0/ 0/ 0/< <> v> <>起始位數(shù)據(jù)位校驗(yàn)位 停止位 空閑位圖21 uart的幀格式uart的幀格式包括線路空閑狀態(tài)（idle,高電平）、起始位（start bit,低電平）、58 位數(shù)據(jù)位（data bi、校驗(yàn)位（parity bit,可選）和停止位（stop bit,位數(shù)可為1、

3、1.5、2位）。在串口的異步通信中，數(shù)據(jù)以字節(jié)為單位的字節(jié)幀進(jìn)行傳送。發(fā)送端和接收端必須按 照相同的字節(jié)幀格式和波特率進(jìn)行通信。其中字節(jié)幀格式規(guī)定了起始位、數(shù)據(jù)位、寄偶效 驗(yàn)位、停止位。起始位是字節(jié)幀的開始。使數(shù)據(jù)線處于邏輯0狀態(tài)，用于向接收端表明開 始發(fā)送數(shù)據(jù)幀，起到使發(fā)送和接收設(shè)備實(shí)現(xiàn)同步。停止位是字節(jié)幀的終止，使數(shù)據(jù)線處于 邏輯1狀態(tài)。用于向接收端表明數(shù)據(jù)幀發(fā)送完畢。波特率采用標(biāo)準(zhǔn)速度9600bit/so2這種格式是由起始位和停止位來(lái)實(shí)現(xiàn)字符的同步。uart內(nèi)部一般有配置寄存器，可 以配置數(shù)據(jù)位數(shù)(58位)、是否有校驗(yàn)位和校驗(yàn)的類型、停止位的位數(shù)(1, 1.5, 2)等 設(shè)置將發(fā)送器和接

4、收器模塊組裝起來(lái)，就能較容易地實(shí)現(xiàn)通用異步收發(fā)器總模塊，而且硬 件實(shí)現(xiàn)不需耍很多資源，尤其能較靈活地嵌入到fpga/cpld的開發(fā)中。1.2 uart的結(jié)構(gòu)uart的設(shè)計(jì)采用模塊化的設(shè)計(jì)思想，主要分為3個(gè)模塊：數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊及波特率 發(fā)生器控制模塊。發(fā)送模塊實(shí)現(xiàn)數(shù)據(jù)由并行輸入到串行輸出，接收模塊實(shí)現(xiàn)數(shù)據(jù)由串行輸入到并行輸出, 波特率發(fā)生器模塊控制產(chǎn)生uart時(shí)鐘頻率。cpu總線接口 發(fā)送部分接收部分接收對(duì)象波特率器件圖2.2 uart的典型結(jié)構(gòu)圖從圖中可以看岀uart主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分 和接收部分組成且控制邏輯一般是由mp即微處理器模塊實(shí)現(xiàn)，圖中

5、的對(duì)彖器件一般指和 cpu進(jìn)行通信的外圍串行通信設(shè)備類打印機(jī)等。連線采用最簡(jiǎn)單的3線制連接模式，即只需要兩根信號(hào)線和一根地線來(lái)完成數(shù)據(jù)收發(fā)。 而fpga只需要選擇兩個(gè)普通i/o引腳分別與接口芯片max3232對(duì)應(yīng)引腳t2in、r20ut相 連即可完成將串口電平轉(zhuǎn)換為設(shè)備電路板的工作電平,即實(shí)現(xiàn)rs-232電平和ttl/ cmos 電平的轉(zhuǎn)換。一個(gè)max3232芯片可以支持兩個(gè)串口的電平變換，我們選擇其屮的一組接口, 圖中的4個(gè)電阻可以省去。在電路中加入了0q的跳線電阻，是為了在這組接口出故障吋可 以方便地跳線，使用另一組接口。2uart模塊設(shè)計(jì)2.1接收模塊2.1.1接收模塊的實(shí)現(xiàn)方法接收的數(shù)

6、據(jù)幀是可編程的。它包括了 1個(gè)起始位、58個(gè)數(shù)據(jù)位、1個(gè)可選奇偶校驗(yàn)位 和12個(gè)停止位，這些都可以通過(guò)線控制寄存器（uconn）來(lái)設(shè)置。接收器還可以檢測(cè)到 溢出錯(cuò)誤、奇偶校驗(yàn)錯(cuò)誤、幀錯(cuò)誤和中止?fàn)顩r，每種情況下都會(huì)將一個(gè)錯(cuò)誤標(biāo)志置位。a. 溢岀錯(cuò)誤表示新的數(shù)據(jù)已經(jīng)覆蓋了舊的數(shù)據(jù)，因?yàn)榕f的數(shù)據(jù)沒有及時(shí)讀走；b. 奇偶檢驗(yàn)錯(cuò)誤表示接收器隊(duì)接收到的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)，奇偶檢驗(yàn)結(jié)果錯(cuò)誤;c. 幀錯(cuò)誤表示接收到的數(shù)據(jù)沒有有效的停止位；d. 中止?fàn)顩r表示rxdn的輸入被保持為0狀態(tài)超過(guò)了一個(gè)幀傳輸?shù)臅r(shí)間；e. 在fifo模式下接收f(shuō)ifo不為空，但接收器己經(jīng)在3個(gè)字時(shí)間內(nèi)沒有接收到任 何數(shù)據(jù)，就認(rèn)為發(fā)生了接收超時(shí)狀況。表32接收器模塊引腳定義端口信號(hào)名i/o備注rstinput全局復(fù)位，低電平有效clkl6xinput全丿時(shí)鐘由波特率發(fā)生器提供rdninput控制是否將接收緩沖器（rbr）中的數(shù)據(jù)由cpu讀?。ㄔ谀境绦蛑斜憩F(xiàn)的是由dout輸出）,當(dāng)rdn為0可以doutoutpu