計(jì)算機(jī)組成原理習(xí)題

1、計(jì)算機(jī)組成原理習(xí)題一、選擇題1 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（ B ）計(jì)算機(jī)。    A  并行    B  馮·諾依曼    C  智能    D  串行2 某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（B  ）。  A  -(231-1)    B  -(230-

2、1)    C  -(231+1)    D  -(230+1)3 以下有關(guān)運(yùn)算器的描述，（C  ）是正確的。A  只做加法運(yùn)算    B  只做算術(shù)運(yùn)算C  算術(shù)運(yùn)算與邏輯運(yùn)算    D  只做邏輯運(yùn)算4 EEPROM是指（D  ）。    A  讀寫(xiě)存儲(chǔ)器    B  只讀存儲(chǔ)器   

3、 C  閃速存儲(chǔ)器    D  電擦除可編程只讀存儲(chǔ)器5 當(dāng)前的CPU由（ B ）組成。A  控制器    B  控制器、運(yùn)算器、cache C  運(yùn)算器、主存    D  控制器、ALU、主存6  CPU中跟蹤指令后繼地址的寄存器是（  A）。   A  地址寄存器    B  指令計(jì)數(shù)器    C  程序

4、計(jì)數(shù)器    D  指令寄存器7  從信息流的傳輸速度來(lái)看（A  ）系統(tǒng)工作效率最低，C最強(qiáng)。   A  單總線    B  雙總線    C  三總線    D  多總線8  馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是（B  ）。A  多指令流單數(shù)據(jù)流 B  按地址訪問(wèn)并順序執(zhí)行指令C  堆棧操作   

5、D  存貯器按內(nèi)容選擇地址9  在機(jī)器數(shù)（ B ）中，零的表示形式是唯一的。    A  原碼    B  補(bǔ)碼    C  移碼    D  反碼10  在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（D  ）來(lái)實(shí)現(xiàn)。A  原碼運(yùn)算的二進(jìn)制減法器 B  補(bǔ)碼運(yùn)算的二進(jìn)制減法器C  原碼運(yùn)算的十進(jìn)制加法器     D  補(bǔ)碼運(yùn)

6、算的二進(jìn)制加法器 11  主存貯器和CPU之間增加cache的目的是（ A ）。A  解決CPU和主存之間的速度匹配問(wèn)題B  擴(kuò)大主存貯器容量C  擴(kuò)大CPU中通用寄存器的數(shù)量  D  既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量12  單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（  C）。P125A  堆棧尋址方式    B  立即尋址方式    C  隱含尋址

7、方式    D  間接尋址方式13  直接映射cache的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單。這種方式的主要缺點(diǎn)是（ B ）。A  它比其他cache映射方式價(jià)格更貴B  如果使用中的2個(gè)或多個(gè)塊映射到cache同一行，命中率則下降C  它的存取時(shí)間大于其它c(diǎn)ache映射方式D  cache中的塊數(shù)隨著主存容量增大而線性增加14  下列數(shù)中最小的數(shù)是（  ）。  A（101001）2    B（52）8  C（101001）BCD&

8、#160; D（233）16  15  在下面描述的匯編語(yǔ)言基本概念中，不正確的表述是（C  ）。A  對(duì)程序員的訓(xùn)練要求來(lái)說(shuō)，需要硬件知識(shí)  B  匯編語(yǔ)言對(duì)機(jī)器的依賴性高C  用匯編語(yǔ)言編寫(xiě)程序的難度比高級(jí)語(yǔ)言小  D  匯編語(yǔ)言編寫(xiě)的程序執(zhí)行速度比高級(jí)語(yǔ)言慢16  交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（A ）方式執(zhí)行多個(gè)獨(dú)立的讀寫(xiě)操作。  A  流水    B  資源重復(fù)  &

9、#160; C  順序    D  資源共享17  寄存器間接尋址方式中，操作數(shù)在（B  ）。P126  A 通用寄存器    B主存單元    C程序計(jì)數(shù)器   D堆棧18 機(jī)器指令與微指令之間的關(guān)系是（ A ）。A  用若干條微指令實(shí)現(xiàn)一條機(jī)器指令   B  用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C  用一條微指令實(shí)現(xiàn)一條機(jī)器指令  D  用一條機(jī)器指令實(shí)現(xiàn)一條

10、微指令  19  下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（ D ）。  A  存儲(chǔ)介質(zhì)   B  驅(qū)動(dòng)裝置   C  控制電路    D  計(jì)數(shù)器20 運(yùn)算器的核心功能部件是（B  ）。  A數(shù)據(jù)總線   B ALU   C 狀態(tài)條件寄存器   D 通用寄存器21  雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫(xiě)操作，是因?yàn)椴捎茫?#160;D

11、 ）。 A  高速芯片    B  新型器件   C  流水技術(shù)    D  兩套相互獨(dú)立的讀寫(xiě)電路22  微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B  ）。   A  每一條機(jī)器指令由一條微指令來(lái)執(zhí)行    B  每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行    C  一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行  &

12、#160; D  一條微指令由若干條機(jī)器指令組成  23  某機(jī)字長(zhǎng)64位，1位符號(hào)位，63位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)位（ B ）。    A  +(263-1)   B  +(264-1)   C  -(263-1)   D  -(264-1)24  請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（ AB ）。    A  浮點(diǎn)運(yùn)算器可用兩個(gè)松散

13、連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來(lái)實(shí)現(xiàn)。    B  階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。    C  階碼部件只進(jìn)行階碼相加，相減和比較操作。    D  尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。25  存儲(chǔ)單元是指（ C ）。    A存放1個(gè)二進(jìn)制信息位的存儲(chǔ)  B存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合    C存放1個(gè)字節(jié)的所有存儲(chǔ)元集合 D存放2個(gè)字節(jié)的所有存儲(chǔ)元集合26  用于對(duì)

14、某個(gè)寄存器中操作數(shù)的尋址方式為（ D ）。   A  直接  B  間接   C  寄存器直接    D  寄存器間接 27  指令周期是指（ C ）。A  CPU從主存取出一條指令的時(shí)間B  CPU執(zhí)行一條指令的時(shí)間C  CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間  D  時(shí)鐘周期時(shí)間36  運(yùn)算器的核心功能部件是（  B）。  A

15、 數(shù)據(jù)總線   B ALU   C 狀態(tài)條件寄存器   D 通用寄存器37  雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫(xiě)操作，是因?yàn)椴捎茫?#160;D ）。   A  高速芯片    B  新型器件    C  流水技術(shù)    D  兩套相互獨(dú)立的讀寫(xiě)電路39  程序控制類的指令功能是（A  ）。   A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 

16、0;  B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送  C進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送    D 改變程序執(zhí)行的順序二、填空題  1  字符信息是符號(hào)數(shù)據(jù)，屬于處理（ 費(fèi)、非數(shù)值 ）領(lǐng)域的問(wèn)題，國(guó)際上采用的字符系統(tǒng)是七單位的（ ASCII ）碼。 2 根據(jù)操作數(shù)所在位置指出其尋址方式：操作數(shù)在指令中，為_(kāi)指令_尋址方式，操作數(shù)地址在指令中，為_(kāi)地址_尋址方式。  3  雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（  時(shí)間 ）并行技術(shù)，后者采用（ 空間 ）并行技

17、術(shù)。  4  CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（ 指令周期 ），它常用若干個(gè)（  機(jī)器周期 ）來(lái)表示。而后者又包含若干個(gè)（時(shí)鐘周期/脈沖）。  5  計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)，即微程序設(shè)計(jì)級(jí)（或邏輯電路級(jí)）、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、（  匯編 ）級(jí)、（ 高級(jí)語(yǔ)言 ）級(jí)。  6  十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（ 字符串   ）形式和（ 壓縮十進(jìn)制串  ）形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。  7

18、  一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（   純小數(shù)）和（ 純整數(shù)   ）兩種表示方法。  8  對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即 （  cache ）、（  主存 ）、（外存  ）。  9 一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（ 數(shù)據(jù)傳送類指令 ）、（ 算術(shù)運(yùn)算類指令）、（ 邏輯運(yùn)算類指令 ）、（ 程序控制類指令 ）四大類指令。  10  CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（ 指令寄存

19、器 ），指示下一條指令地址的寄存器是（程序計(jì)數(shù)器 ），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（ 數(shù)據(jù)緩沖寄存器 ）和（ 通用寄存器 ）。P141 11  在計(jì)算機(jī)術(shù)語(yǔ)中，將ALU控制器和（運(yùn)算器   ）存儲(chǔ)器合在一起稱為（ 主機(jī) ）。  12  數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法，即（ 原碼 ）表示法，（  反碼 ）表示法，（ 補(bǔ)碼  ）表示法，（移碼  ）表示法。  13  廣泛使用的（  SRAM ）和（  DRAM ）都是半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器。前者的速度比后者快，但集

20、成度不如后者高。注： SRAM靜態(tài)隨機(jī)存取存儲(chǔ)器； DRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。  14  反映主存速度指標(biāo)的三個(gè)術(shù)語(yǔ)是存取時(shí)間、（存取容量 ）和（ 存取寬帶 ）。  15  CPU從（  內(nèi)存 ）取出一條指令并執(zhí)行這條指令的時(shí)間和稱為（   指令周期 ）。  16  RISC指令系統(tǒng)的最大特點(diǎn)是：只有（ 運(yùn)算 ）指令和（  存取 ）指令訪問(wèn)存儲(chǔ)器。  17  直接使用西文鍵盤(pán)輸入漢字，進(jìn)行處理，并顯示打印漢字，要解決漢字的（ 數(shù)字編碼 ）、（ 拼音碼 ）和（ 字形編碼 ）三

21、種不同用途的編碼。  18. 形成操作數(shù)或指令地址的方式，稱為_(kāi)尋址方式_。注：形成操作數(shù)指令的方式：數(shù)據(jù)尋址方式；形成指令地址的方式：指令尋址方式；  20 高速緩沖存儲(chǔ)器與主存儲(chǔ)器之間的地址映射方式有三種：（ 全相連聯(lián) ）、（ 直接 ）、（ 群相聯(lián) ）。   22  在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為（ 總線   ）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（  地址 ）、（  數(shù)據(jù) ）、（  控制信息 ）。  23  機(jī)器指令對(duì)四種類型的數(shù)據(jù)進(jìn)行操作。這四種

22、數(shù)據(jù)類型包括（地址 ）型數(shù)據(jù)、（ 數(shù)據(jù) ）型數(shù)據(jù)、（字符 ）型數(shù)據(jù)、（ 邏輯 ）型數(shù)據(jù)。P122 24. 指令格式是指令字用二進(jìn)制代碼表示的結(jié)構(gòu)形式，通常由_操作碼_和_地址碼_組成。 25. 在硬布線控制器中，時(shí)序信號(hào)采用_ 主狀態(tài)周期 、節(jié)拍電位 、 節(jié)拍脈沖 三級(jí)體制。P153 26. 在微程序控制器中，一般采用較簡(jiǎn)單的（ 節(jié)拍電位 ）、（ 節(jié)拍脈沖 ）二級(jí)時(shí)序體制。 P153 27. CPU是計(jì)算機(jī)的中央處理部件，具有_ _指令控制_、_操作控制_ _、 _時(shí)間控制_和_ 數(shù)據(jù)加工_的功能。28. Cache和主存構(gòu)成了（高速緩沖），全由（硬件）來(lái)實(shí)現(xiàn)。29. 常見(jiàn)的虛擬存儲(chǔ)系統(tǒng)由主存

23、-輔存兩級(jí)存儲(chǔ)器組成，其中輔存是最大容量的磁表面存儲(chǔ)器。30.某微型計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存在硬磁盤(pán)上，其內(nèi)存儲(chǔ)器應(yīng)該采用RAM和ROM三、簡(jiǎn)答題1. 指令和數(shù)據(jù)都用二進(jìn)制代碼存放在內(nèi)存中，從時(shí)空觀角度回答CPU如何區(qū)分讀出的代碼答：在時(shí)間上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或內(nèi)存中寫(xiě)入的是數(shù)據(jù)；在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存取出的數(shù)據(jù)送運(yùn)算器，網(wǎng)內(nèi)存寫(xiě)入的數(shù)據(jù)也是來(lái)自與運(yùn)算器。2. 存儲(chǔ)系統(tǒng)中加入cache存儲(chǔ)器的目的是什么？cache的工作原理。答：解決CPU和主存之間的速度匹配問(wèn)題。Cache是位于主存和CPU之間的容量較小但是速度很高的存儲(chǔ)器，

24、由于CPU的速度遠(yuǎn)高于主存，CPU直接從內(nèi)存中存取數(shù)據(jù)要等待一定時(shí)間周期，Cache保存著CPU剛使用過(guò)或循環(huán)使用的一部分?jǐn)?shù)據(jù)，當(dāng)CPU再次使用這部分?jǐn)?shù)據(jù)時(shí)可從CACHE直接調(diào)用，這樣就減少了CPU的等待時(shí)間，提高了系統(tǒng)的效率。3. 試簡(jiǎn)述微程序控制器的核心部件？以及其工作原理。答：核心部件是控制存儲(chǔ)器、微指令寄存器。工作原理：四條微指令順序組成的簡(jiǎn)單微程序。P1604. 存儲(chǔ)系統(tǒng)一般由哪三級(jí)組成？分別簡(jiǎn)述各層存儲(chǔ)器的作用（存放什么內(nèi)容）及對(duì)速度、容量的要求。答：高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器三級(jí)。高速緩沖存儲(chǔ)器用來(lái)改善主存和中央處理器的速度匹配問(wèn)題，輔助存儲(chǔ)器是為了擴(kuò)大存儲(chǔ)空間。5.

25、簡(jiǎn)述時(shí)鐘周期、機(jī)器周期、指令周期之間的關(guān)系。答：CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為指令周期，它常用若干個(gè)機(jī)器周期來(lái)表示。而后者又包含若干個(gè)時(shí)鐘周期。主存讀取指令并執(zhí)行指令的時(shí)間稱為指令周期，包括6.簡(jiǎn)要指出組合邏輯硬布線控制器和微程序控制器的相同與不同之處。P160答：微程序控制器相比邏輯硬布線控制器來(lái)說(shuō)，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，7. 什么是總線？一個(gè)單處理器系統(tǒng)中的總線可分為哪幾類？答：總線是構(gòu)成計(jì)算器系統(tǒng)的互聯(lián)結(jié)構(gòu)，十多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。分為內(nèi)部總線、系統(tǒng)總線、I/O總線。8. 簡(jiǎn)述中央處理器中控制器和運(yùn)算器的主要功能。答：控制器：從指令cache中取出一條指令，并指出下一條指令在指令cache的位置。 運(yùn)算器是 執(zhí)行所有的算術(shù)運(yùn)算和邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試。9. I/O接口是什么？簡(jiǎn)述I/O接口的基本功能。答：是CPU、主存和外圍設(shè)備之間通過(guò)系統(tǒng)總線進(jìn)行連接的標(biāo)準(zhǔn)化邏輯部件。I/O接口在他動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”的作用，以