半導(dǎo)體存儲(chǔ)器分類(lèi)介紹

1、半導(dǎo)體存儲(chǔ)器分類(lèi)介紹§ 1. 1 微納電子技術(shù)的發(fā)展與現(xiàn)狀§1.1.1 微電子技術(shù)的發(fā)展與現(xiàn)狀上個(gè)世紀(jì)50年代晶體管的發(fā)明正式揭開(kāi)了電子時(shí)代的序幕。此后為了提高電子元器件的性能，降低成本，微電子器件的特征尺寸不斷縮小，加工精度不斷提高。1962年，由金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）組裝成的集成電路（IC）成為微電子技術(shù)發(fā)展的核心。自從集成電路被發(fā)明以來(lái)1,2，集成電路芯片的發(fā)展規(guī)律基本上遵循了Intel公司創(chuàng)始人之一的Gordon Moore在1965年預(yù)言的摩爾定律3：半導(dǎo)體芯片的集成度以每18個(gè)月翻一番的速度增長(zhǎng)。按照這一規(guī)律集成電路從最初的小規(guī)模、中規(guī)

2、模到發(fā)展到后來(lái)的大規(guī)模、超大規(guī)模（VLSI），再到現(xiàn)在的甚大規(guī)模集成電路（ULSI）的發(fā)展階段。隨著集成電路制造業(yè)的快速發(fā)展，新的工藝技術(shù)不斷涌現(xiàn)，例如超微細(xì)線(xiàn)條光刻技術(shù)與多層布線(xiàn)技術(shù)等等，這些新的技術(shù)被迅速推廣和應(yīng)用，使器件的特征尺寸不斷的減小。 其特征尺寸從最初的0.5微米、0.35 微米、0.25 微米、0.18 微米、0.15 微米、0.13 微米、90 納米、65 納米一直縮短到目前最新的32納米，甚至是亞30納米。器件特征尺寸的急劇縮小極大地提升了集成度，同時(shí)又使運(yùn)算速度和可靠性大大提高，價(jià)格大幅下降。隨著微電子技術(shù)的高速發(fā)展，人們還沉浸在勝利的喜悅之中的時(shí)候，新的挑戰(zhàn)已經(jīng)悄然到來(lái)

3、。微電子器件等比例縮小的趨勢(shì)還能維持多久？摩爾定律還能支配集成電路制造業(yè)多久？進(jìn)入亞微米領(lǐng)域后，器件性能又會(huì)有哪些變化？這一系列的問(wèn)題使人們不得不去認(rèn)真思考。20世紀(jì)末期，一門(mén)新興的學(xué)科應(yīng)運(yùn)而生并很快得到應(yīng)用，這就是納電子技術(shù)。§1.1.2 納電子技術(shù)的應(yīng)用與前景2010年底，一篇報(bào)道英特爾和美光聯(lián)合研發(fā)成果的文章近距離接觸25nm NAND閃存制造技術(shù)4，讓人們清楚意識(shí)到經(jīng)過(guò)近十年全球范圍內(nèi)的納米科技熱潮，納電子技術(shù)已逐漸走向成熟。電子信息技術(shù)正從微電子向納電子領(lǐng)域轉(zhuǎn)變，納電子技術(shù)必將取代微電子技術(shù)主導(dǎo)21世紀(jì)集成電路的發(fā)展。目前，半導(dǎo)體集成電路的特征尺寸已進(jìn)入納米尺度范圍，采用3

4、2納米制造工藝的芯片早已問(wèn)世，25納米制造技術(shù)已正式發(fā)布，我們有理由相信相信亞20納米時(shí)代馬上就會(huì)到來(lái)。隨著器件特征尺寸的減小，器件會(huì)出現(xiàn)哪些全新的物理效應(yīng)呢？（1）量子限制效應(yīng)。當(dāng)器件在某一維或多維方向上的尺寸與電子的徳布羅意波長(zhǎng)相比擬時(shí)，電子在這些維度上的運(yùn)動(dòng)將受限，導(dǎo)致電子能級(jí)發(fā)生分裂，電子能量量子化，出現(xiàn)短溝道效應(yīng)、窄溝道效應(yīng)以及表面遷移率降低等量子特性。（2）量子隧穿效應(yīng)。當(dāng)勢(shì)壘厚度與電子的徳布羅意波長(zhǎng)想當(dāng)時(shí)，電子便可以一定的幾率穿透勢(shì)壘到達(dá)另一側(cè)。這種全新的現(xiàn)象已經(jīng)被廣泛應(yīng)用于集成電路中，用于提供低阻接觸。（3）庫(kù)侖阻塞效應(yīng)。單電子隧穿進(jìn)入電中性的庫(kù)侖島后，該庫(kù)侖島的靜電勢(shì)能增大e

5、2/2C，如果這個(gè)能量遠(yuǎn)遠(yuǎn)大于該溫度下電子的熱動(dòng)能KBT，就會(huì)出現(xiàn)所謂的庫(kù)侖阻塞現(xiàn)象，即一個(gè)電子隧穿進(jìn)入庫(kù)侖島后就會(huì)對(duì)下一個(gè)電子產(chǎn)生很強(qiáng)的排斥作用，阻擋其進(jìn)入。以上這些新的量子效應(yīng)的出現(xiàn)使得器件設(shè)計(jì)時(shí)所要考慮的因素大大增加。目前，國(guó)際上較為先進(jìn)的是25nm半導(dǎo)體制造工藝，在這樣小的尺寸范圍內(nèi)進(jìn)行器件設(shè)計(jì)不僅僅要考慮單個(gè)器件可能因尺寸等比例縮小所帶來(lái)的各種量子效應(yīng)，還要考慮器件與器件間距不斷縮小可能出現(xiàn)的各種可靠性問(wèn)題以及Cu互聯(lián)線(xiàn)之間的各種耦合效應(yīng)。目前，包括Intel、IBM、Samsung以及TSMC在內(nèi)的各大企業(yè)都投入了大量的人力、物力用于研究納米尺度下可能面臨的理論問(wèn)題和技術(shù)問(wèn)題，建立

6、適應(yīng)納米尺度的新的集成方法、技術(shù)標(biāo)準(zhǔn)和檢測(cè)手段。在這樣的背景下，如何更好地掌握和利用這些新的物理效應(yīng)，并將其應(yīng)用于新型的納米器件中就顯得尤為重要，而這正是本文研究的出發(fā)點(diǎn)。§ 1. 2 新一代非易失性半導(dǎo)體存儲(chǔ)器的分類(lèi)與發(fā)展§1.2.1 非易失性半導(dǎo)體存儲(chǔ)器的種類(lèi)與特點(diǎn)2008年，美國(guó)IBM實(shí)驗(yàn)室提出“存儲(chǔ)級(jí)內(nèi)存” (SCM, Storage-Class Memory)的概念5，用于概括新一代的非易失性閃存技術(shù)。IBM公司對(duì)SCM的定義為：能夠取代傳統(tǒng)硬盤(pán)并對(duì)DRAM起到補(bǔ)充作用的這樣一類(lèi)非易失性數(shù)據(jù)存儲(chǔ)技術(shù)8。據(jù)IBM提供的資料，SCM大約在五年之內(nèi)可實(shí)現(xiàn)商品化，到時(shí)1G

7、b的成本大約只有閃存的1/3，同時(shí)具有比傳統(tǒng)存儲(chǔ)器更高的性能，高的性?xún)r(jià)比使得SCM能夠很快取代傳統(tǒng)存儲(chǔ)設(shè)備中的硬盤(pán)。如圖1.1所示，SCM的出現(xiàn)必將對(duì)計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)系統(tǒng)的發(fā)展路線(xiàn)產(chǎn)生深遠(yuǎn)影響。圖1.1 半導(dǎo)體存儲(chǔ)器發(fā)展路線(xiàn)示意圖（圖片來(lái)源：IBM Research Center）有望成為下一代非易失性存儲(chǔ)器候選者的SCM主要包括以下幾種：鐵電隨機(jī)存儲(chǔ)器（FeRAM）、磁阻隨機(jī)存儲(chǔ)器（MRAM）、阻變隨機(jī)存儲(chǔ)器（RRAM）、相變隨機(jī)存儲(chǔ)器（PCRAM）。FeRAM利用鐵電晶體的鐵電效應(yīng)來(lái)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，鐵電晶體在自然狀態(tài)下分為正、負(fù)兩極。當(dāng)在外加電場(chǎng)時(shí)，晶體中心原子在電場(chǎng)作用下運(yùn)動(dòng)，極性統(tǒng)一最終達(dá)

8、到穩(wěn)定狀態(tài)；當(dāng)電場(chǎng)撤除后，中心原子恢復(fù)原來(lái)的位置，因此能夠保存數(shù)據(jù)。FeRAM的一個(gè)基本存儲(chǔ)單元由電容和場(chǎng)效應(yīng)管（所謂的2T2C結(jié)構(gòu)）組成，如圖1.2所示。電容由兩電極板中間沉淀晶態(tài)鐵電晶體薄膜材料組成，目前應(yīng)用最多的鐵電晶體主要為鈣鈦礦材料。FeRAM的優(yōu)點(diǎn)是速度快、功耗低、無(wú)需擦除即可反復(fù)寫(xiě)入；存在的問(wèn)題是當(dāng)達(dá)到一定的讀寫(xiě)次數(shù)后將失去耐久性，另外，減小單個(gè)存儲(chǔ)單元尺寸，提高存儲(chǔ)密度以及提高器件可靠性也是亟待解決的問(wèn)題。圖1.2 鐵電隨機(jī)存儲(chǔ)器結(jié)構(gòu)示意圖（圖片來(lái)源：）MRAM的核心是磁性隧道結(jié)（Magnetic Tunnel Juncti

9、on,MTJ），常用的材料為氧化鎂（MgO）、氧化鋁（Al2O3）等等。通過(guò)外加磁場(chǎng)（如圖1.3左所示）或電場(chǎng)（如圖1.3右所示）驅(qū)使MTJ極化方向發(fā)生變化，出現(xiàn)平行和反平行兩種狀態(tài)，而這兩種狀態(tài)所對(duì)應(yīng)的磁阻（Tunneling Magnetoresistance,TMR）有很大差異，因而可以用低阻和高阻作為“0”和“1”兩種不同的狀態(tài)。MRAM的擦寫(xiě)速度極快、耐久性很高同時(shí)功耗也很低，但磁性材料大多與常規(guī)的CMOS工藝不兼容，要做到大規(guī)模集成還有很多困難。近年來(lái)，MRAM作為SCM一個(gè)強(qiáng)有力的候選者得到很多閃存廠(chǎng)商的青睞，相關(guān)研究工作也在緊鑼密鼓地進(jìn)行，相信假以時(shí)日MRAM一定可以大展宏圖。

10、圖1.3 磁阻隨機(jī)存儲(chǔ)器原理示意圖（圖片來(lái)源：http:/techon.nikkeibp.co.jp）RRAM是憶阻器（memristor）最簡(jiǎn)單也是最重要的應(yīng)用，是目前存儲(chǔ)器領(lǐng)域的研究熱點(diǎn)之一。憶阻器簡(jiǎn)單說(shuō)來(lái)就是一種有記憶功能的非線(xiàn)性電阻，通過(guò)控制電流的變化改變阻值，實(shí)現(xiàn)高阻“1”和低阻“0”的數(shù)據(jù)存儲(chǔ)功能。金屬氧化物的電阻轉(zhuǎn)變特性發(fā)現(xiàn)于20世紀(jì)60年代，由于受到實(shí)驗(yàn)條件的制約，直到2000年美國(guó)休斯頓大學(xué)報(bào)道了PCMO氧化物薄膜的電阻轉(zhuǎn)換特性之后，人們才又重新認(rèn)識(shí)到這一現(xiàn)象，隨后惠普公司科學(xué)家在2008年5月的自然雜志上撰文研究了RRAM的機(jī)理，將對(duì)RRAM的研究推向高潮。RRAM的結(jié)構(gòu)非

11、常簡(jiǎn)單，如圖1.4所示，作為候選的材料主要有有機(jī)化合物、鈣鈦礦多元氧化物以及簡(jiǎn)單的二元氧化物，最具潛力的當(dāng)屬二元過(guò)渡金屬氧化物半導(dǎo)體材料，比如CuO、ZnO、NiO、TiO、ZrO等。RRAM的優(yōu)點(diǎn)主要有：制備簡(jiǎn)單、擦寫(xiě)速度快、存儲(chǔ)密度高、與傳統(tǒng)CMOS工藝兼容性好。目前，RRAM作為一種全新的存儲(chǔ)技術(shù)，其電致阻值轉(zhuǎn)變的物理機(jī)制尚不清楚，但RRAM眾多的優(yōu)點(diǎn)使其仍然很具吸引力。圖1.4 RRAM結(jié)構(gòu)示意簡(jiǎn)圖（圖片來(lái)源：） PCRAM依靠相變材料非晶態(tài)和晶態(tài)之間相互轉(zhuǎn)換時(shí)所表現(xiàn)出的不同電阻特性來(lái)存儲(chǔ)數(shù)據(jù)，在相變材料上施加復(fù)位電壓或電流就能觸發(fā)

12、兩個(gè)狀態(tài)之間的切換，PCRAM的基本結(jié)構(gòu)如圖1.5所示，上下電極之間是一層相變材料，周?chē)墙^熱材料。目前，被廣泛采用的相變材料為Ge:Se:Te（GST）。PCRAM主要的優(yōu)點(diǎn)是：?jiǎn)卧w積小、讀寫(xiě)速度快、功耗低、壽命長(zhǎng)并且可實(shí)現(xiàn)多級(jí)存儲(chǔ)。以IBM為代表的業(yè)界認(rèn)為PCRAM在65納米以后將凸顯其優(yōu)勢(shì)，是下一代新型存儲(chǔ)器最有希望的候選者。盡管如此，PCRAM還是有其固有的缺點(diǎn)，例如在相變過(guò)程中如何絕熱以及存儲(chǔ)數(shù)據(jù)可靠性等問(wèn)題。圖1.5 PCRAM結(jié)構(gòu)示意圖（圖片來(lái)源：http:/www.iht.rwth-aachen.de）最后，將這幾種不同的新型存儲(chǔ)器性能進(jìn)行比較，如表1.1所示。 表1.1 幾

13、種新型存儲(chǔ)器性能比較簡(jiǎn)表 存儲(chǔ)器類(lèi)型參數(shù)傳統(tǒng)閃存FeRAMMRAMRRAMPCRAM陣列規(guī)模16Gb256Mb4Mb512Mb存儲(chǔ)單元尺寸（F2）8-101810-204-85-8可擦寫(xiě)次數(shù)106101610141071012讀取/寫(xiě)入電壓（V）2/121.5/1.53.3/3.30.5/2.50.4/1.0讀取/寫(xiě)入速度80ns/100s50ns/50ns10ns/10ns50ns/50ns50ns/50ns單元尺寸縮小的限制因素隧穿氧化層電容電流密度光刻光刻優(yōu)點(diǎn)價(jià)格低廉可擦寫(xiě)次數(shù)多擦寫(xiě)速度極快制備簡(jiǎn)單、存儲(chǔ)密度高功耗低缺點(diǎn)可靠性差，功耗高單元尺寸過(guò)大與CMOS工藝不兼容，不利于集成物理機(jī)制

14、不確定，無(wú)法量產(chǎn)相變過(guò)程中絕熱問(wèn)題嚴(yán)重最有希望候選者PCRAM§1.2.2 閃存領(lǐng)域當(dāng)前面臨的機(jī)遇與挑戰(zhàn)閃存(Flash)領(lǐng)域一直是納電子高新技術(shù)應(yīng)用的最前沿，也是各種新型存儲(chǔ)器商品化進(jìn)程中競(jìng)爭(zhēng)最為激烈的領(lǐng)域。因而，閃存領(lǐng)域更能體現(xiàn)存儲(chǔ)器制造業(yè)目前面臨的機(jī)遇與挑戰(zhàn)。自從1989年日本東芝公司提出NAND結(jié)構(gòu)以后，越來(lái)越多的處理器使用NAND接口，并能直接從NAND(沒(méi)有NOR)導(dǎo)入數(shù)據(jù)。如今隨著數(shù)碼產(chǎn)品的普及，閃存領(lǐng)域的發(fā)展可謂日新月異。數(shù)碼相機(jī)、MP3/MP4播放器、PDA、智能手機(jī)等等數(shù)碼產(chǎn)品目前已經(jīng)完全被閃存占據(jù)，市場(chǎng)旺盛的需求驅(qū)使各大閃存廠(chǎng)商競(jìng)相擴(kuò)大產(chǎn)能，引進(jìn)新技術(shù)的同時(shí)大幅

15、提升閃存的容量和速度。大概在2007年，一個(gè)容量為1G的U盤(pán)市場(chǎng)價(jià)格大約為幾百元，而在2009年年初一個(gè)4G的U盤(pán)售價(jià)竟然降至35元，閃存市場(chǎng)競(jìng)爭(zhēng)之激烈讓人吃驚6。閃存價(jià)格驟降對(duì)于消費(fèi)者而言無(wú)疑是件好事，但對(duì)于生產(chǎn)商而言卻苦不堪言。在閃存領(lǐng)域占主導(dǎo)地位、被人稱(chēng)之為“半導(dǎo)體產(chǎn)業(yè)成長(zhǎng)最快產(chǎn)品”的NAND flash同樣面臨這樣的挑戰(zhàn)。三星（Samsung）、東芝（Toshiba）、海力士（Hynix）和美光（Micron）并稱(chēng)NAND flash“四巨頭”，占據(jù)閃存市場(chǎng)90%的份額。但即使是這樣的大公司也在2008-2009年的價(jià)格戰(zhàn)中背負(fù)了沉痛的代價(jià)。在這場(chǎng)殘酷的市場(chǎng)競(jìng)爭(zhēng)中，大多數(shù)公司依靠進(jìn)一步

16、減小特征尺寸來(lái)降低成本， 25-28納米這樣的特征尺寸在NAND制造業(yè)已經(jīng)或即將投入運(yùn)營(yíng)，而我們大家熟知20納米將是光刻技術(shù)的極限，因此單靠縮小器件尺寸來(lái)降低閃存價(jià)格的這種方法不是長(zhǎng)久之計(jì)。包括NAND flash 在內(nèi)的存儲(chǔ)器行業(yè)已經(jīng)到了十字路口，傳統(tǒng)的存儲(chǔ)器單元已經(jīng)無(wú)法滿(mǎn)足閃存行業(yè)急速發(fā)展的需求。在這種嚴(yán)峻的形勢(shì)下，閃存行業(yè)將何去何從7？據(jù)報(bào)道稱(chēng)，英特爾、美光閃存技術(shù)公司（Intel-Micron Flash Technologies,IMFT）宣布即將采用多層存儲(chǔ)的新技術(shù)來(lái)降低固態(tài)硬盤(pán)（Solid-State Drives, SSD）的價(jià)格。這一舉措充分說(shuō)明，只有尋求新型高性能存儲(chǔ)器單元

17、的研發(fā)才能為各大閃存廠(chǎng)商帶來(lái)新的發(fā)展契機(jī)。§ 1. 3 納米晶非易失性存儲(chǔ)器簡(jiǎn)介第二節(jié)已經(jīng)介紹過(guò)到目前為止出現(xiàn)的幾種新型存儲(chǔ)器，每種存儲(chǔ)器都有其自身的缺點(diǎn)和限制因素，因而要取代傳統(tǒng)的閃存還要進(jìn)一步完善其結(jié)構(gòu)特性。現(xiàn)有的主流NAND 芯片大多采用浮柵的結(jié)構(gòu)單元，這類(lèi)結(jié)構(gòu)的典型特征是具有兩個(gè)多晶硅柵極，其中一個(gè)與外電路相連接，稱(chēng)為控制柵；另一個(gè)沒(méi)有外引線(xiàn)，被完全包裹在介質(zhì)層里，因而是浮空的，稱(chēng)為浮柵。浮柵技術(shù)最早應(yīng)用于EPROM、EEPROM，如今是閃存產(chǎn)品的基礎(chǔ)器件結(jié)構(gòu)，如圖1.6所示。圖1.6 傳統(tǒng)浮柵(SONOS)結(jié)構(gòu)示意圖（來(lái)源：浮柵結(jié)構(gòu)器件利用浮柵上是否存儲(chǔ)電荷或存儲(chǔ)電荷量的多

18、少來(lái)改變器件的閾值電壓。當(dāng)柵極加正電壓時(shí)，電子通過(guò)隧穿層注入浮柵，對(duì)柵極電荷產(chǎn)生庫(kù)侖屏蔽作用，使溝道反型層導(dǎo)電能力降低，從而區(qū)分“1”和“0”兩種狀態(tài)。傳統(tǒng)浮柵型存儲(chǔ)器多采用多晶硅介質(zhì)，這種結(jié)構(gòu)會(huì)帶來(lái)的問(wèn)題是：經(jīng)過(guò)反復(fù)擦寫(xiě)操作后，隧穿層會(huì)發(fā)生損傷，這些損傷或者隧穿層中固有的缺陷很容易成為浮柵中存儲(chǔ)電荷的縱向泄漏通道。由于多晶硅中的電荷也可能發(fā)生橫向移動(dòng)，這樣，隧穿層中的某個(gè)缺陷或通道就很有可能導(dǎo)致大量電荷的泄漏，最終導(dǎo)致器件可靠性完全喪失。要解決這個(gè)問(wèn)題，若單純依靠增加隧穿層厚度來(lái)抑制電荷的泄漏，又會(huì)導(dǎo)致擦寫(xiě)電壓提高、功耗增大同時(shí)擦寫(xiě)速度變慢。擦寫(xiě)速度、功耗與器件可靠性之間的矛盾是傳統(tǒng)浮柵結(jié)構(gòu)

19、(SONOS)無(wú)法解決的，因此研究人員需要另辟蹊徑，尋找新型結(jié)構(gòu)或材料。1995年，美國(guó)康奈爾大學(xué)的Sandip Tiwari 等首次采用納米硅晶粒取代多晶硅作為浮柵介質(zhì)材料8-12，這種新結(jié)構(gòu)（如圖1.7）具有比傳統(tǒng)浮柵器所示件更優(yōu)良的性能，在獲得更高擦寫(xiě)速度的同時(shí)又具有更高的可靠性。此后，用來(lái)作為浮柵的材料越來(lái)越多，從金屬材料例如Au、W、Ag、Pt、Ru到半導(dǎo)體材料如Si、Ge再到混合型材料如SiGe、NiSi等等。圖1.7 納米硅浮柵存儲(chǔ)器結(jié)構(gòu)示意圖和能帶圖納米晶浮柵存儲(chǔ)器與傳統(tǒng)浮柵存儲(chǔ)器相比，主要有以下優(yōu)點(diǎn)13：(1) 器件尺寸小，集成度高；(2) 采用超薄隧穿層（<5nm），

20、擦寫(xiě)速度快；(3) 電荷分立存儲(chǔ)于納米晶粒中，有效抑制橫向電荷泄漏；(4) 采用直接隧穿方式進(jìn)行擦寫(xiě)操作，相對(duì)于熱電子注入而言對(duì)隧穿層損傷大大降低，可靠性提高；(5) 存儲(chǔ)少量電荷就可以使器件閾值電壓發(fā)生較大改變，因而所需工作電壓低、功耗小。這種基于納米硅的器件結(jié)構(gòu)從一被提出就引起了研究人員的廣泛關(guān)注。為了將納米硅存儲(chǔ)器推向?qū)嵱没?，科研工作者做了大量的研究工?4-18。目前，大量的報(bào)道都是圍繞實(shí)驗(yàn)室制備出的納米晶浮柵存儲(chǔ)單元進(jìn)行研究，而這些研究與真正實(shí)現(xiàn)商品化生產(chǎn)還相距甚遠(yuǎn)。我們實(shí)驗(yàn)室為了推動(dòng)納米硅浮柵存儲(chǔ)器實(shí)用化進(jìn)程，在工藝流水線(xiàn)上進(jìn)行了反復(fù)的實(shí)驗(yàn)，最終成功制備出性能優(yōu)良的納米硅浮柵存儲(chǔ)單

21、元。我們堅(jiān)信在不久的將來(lái)，新型的納米硅量子點(diǎn)閃存必將為閃存領(lǐng)域帶來(lái)新的希望。參考文獻(xiàn)：1 J. S. Kilby, IEEE Trans, Electron Devices ED-23, 648 (1976), U.S. Patent 3, 138, 743 (filed 1959, granted 1964)2 F. M. Wanlass, C. T. Sah, Solid-State Circuits Conference. Digest of Technical Papers, IEEE International, Volume VI, 32 (1963)3 G. E. Moore,

22、Progress in digital integrated electronics. IEEE IEDM Tech. Dig. 21, 11 (1975)4 英特爾、美光閃存技術(shù)公司，微型計(jì)算機(jī) 第33期, p.126-130 (2010)5 C. H. Lam, Solid-State and Integrated Circuit Technology(ICSICT), 2010 10th IEEE International Conference, p.1080-1083 (2010)6,7 秦文芳，NAND Flash 的十字路口，20088 S. Tiwari, F. Rana and K. Chan, Proc.IEEE Int. Electron Device Meeting, p.521 (1995)9 S. Tiwari, F. Rana and H. I. Hanafi, Appl. Phys. Lett, 68, 1377 (1996) 10 S. Tiwari, F. Rana and K. Chan, Appl. P