組成原理實驗指導書201503_

1、計算機組成原理/計算機組成與體系結構實驗指導書 班級 學號 姓名 溫州大學物理與電子信息工程學院實驗地點：1A409任課教師：童長飛實驗項目與學時分配序號實驗名稱時數(shù)實驗類別實驗類型實驗一寄存器與運算器4專業(yè)驗證性實驗二存儲器原理4專業(yè)驗證性實驗三數(shù)據(jù)通路綜合實驗2專業(yè)綜合性實驗四微程序控制器的組成4專業(yè)驗證性實驗五微程序綜合設計實驗4專業(yè)綜合性合計18實驗原理圖圖1 實驗數(shù)據(jù)通路圖注意：圖中信號若帶“#”號，表示負邏輯，即0表示有效，1為無效。在操作前，所有的寫信號、地址增1和總線開關信號必須關閉。帶Ti的信號需要QD配合。SW_BUS#：手動開關SW7-SW0到DBUS的總線開關WR1 W

2、R0：寫入Ri數(shù)據(jù)的索引信號LDRi： 寫入Ri數(shù)據(jù)的寫控制信號RD1 DR0： RF寄存器左端口讀出Ri數(shù)據(jù)的索引RS1 RS0： RF寄存器右端口讀出Ri數(shù)據(jù)的索引RS_BUS#： RF寄存器右端口數(shù)據(jù)到DBUS的總線開關LDDR1、LDDR2：分別控制DR1、DR2的寫控制信號。DR1、DR2分別為ALU運算器的A和B數(shù)據(jù)。Cn#： 運算的最低位進位C： 運算器運算后最高位的進位M、S3、S2、S1、S0：運算模式選擇ALU_BUS#：運算器輸出到DBUS的總線開關LDAR#： 對AR1寫入的控制信號，AR1為RAM的地址寄存器AR+1： AR1地址自增1，與LDAR#不能同時有效LR/

3、W： LR/W=1，內(nèi)存左端口讀出數(shù)據(jù)；LR/W=0，內(nèi)存左端口寫入數(shù)據(jù)CEL#: 內(nèi)存左端口數(shù)據(jù)交換使能開關RAM_BUS#： 內(nèi)存左端口數(shù)據(jù)與DBUS相通的總線開關LDPC#： 寫入程序計數(shù)器PC的寫控制信號，PC為RAM右端口數(shù)據(jù)的地址PC+1： 程序計數(shù)器PC自增1，PC+1與LDPC#不能同時有效CER#： RAM右端口數(shù)據(jù)輸出使能LDIR： 寫入IR指令寄存器的寫控制信號表1 運算模式表S3S2S1S0MCn#運算結果100101A+B011000A-B000000A101111A & B在單拍模式下（DP=1,DZ=0）,按一下QD鍵，則會產(chǎn)生如下時序： MF T1 T2

4、 T3 T4圖2 在DP（單拍）模式下，QD啟動鍵按一次對T1、T2、T3、T4的影響溫州大學物理與電子信息工程學院 計算機組成原理 實驗報告實驗名稱：實驗一：寄存器與運算器班 級：姓 名：學 號：實驗地點：日 期： 實驗目的及要求1、熟悉TEC-5系統(tǒng)2、了解單拍時序3、掌握在TEC-5中由控制臺向數(shù)據(jù)總線、寄存器寫入數(shù)據(jù)的操作方法4、熟悉寄存器的數(shù)據(jù)傳輸通路5、驗證實驗臺運算器的8位加、減、邏輯與功能實驗所用器件和儀表1、 TEC-5計算機組成原理實驗系統(tǒng)一臺2、 數(shù)字示波器和數(shù)字萬用表實驗原理圖圖1-1 實驗原理圖實驗原理1）寄存器Ri的數(shù)據(jù)寫入實驗原理如圖1-1所示，RF寄存器中有4個

5、Ri，分別為R0、R1、R2、R3，數(shù)據(jù)寫入用WR1 WR0索引被寫入的Ri，具體如下：WR1 WR0=00， 寫R0；WR1 WR0=01， 寫R1；WR1 WR0=10， 寫R2；WR1 WR0=11， 寫R3。Ri數(shù)據(jù)僅被WR1 WR0索引不夠，還需要LDRi信號有效，寫入信號若帶有T1T4，則說明該信號需要QD時序配合，在單拍模式下（DP=1,DZ=0）,按1次QD鍵，則會產(chǎn)生如下時序： MF T1 T2 T3 T4則，在T3時刻，LDRi和T3同時有效，DBUS數(shù)據(jù)寫入WR1 WR0索引的寄存器。在本實驗中，DBUS上的數(shù)據(jù)來源有：手動開關SW7-SW0（由SW_BUS#控制）、RF

6、寄存器右端口（由RS_BUS#控制輸出，RS1 RS0索引輸出的Ri）、ALU運算器的輸出（ALU_BUS#控制），并且在同一時刻，DBUS上只允許1個數(shù)據(jù)源的數(shù)據(jù)輸出，若多個數(shù)據(jù)源輸出，會造成數(shù)據(jù)沖突。2）寄存器數(shù)據(jù)的讀取寄存器數(shù)據(jù)在右端口讀出最為方便，確保其他總線關閉的前提下，打開RS_BUS#(RS_BUS#=0)，通過RS1 RS0選取相應的Ri，即可在DBUS上看到相應的數(shù)據(jù)。3）運算器運算操作ALU運算器需要兩個數(shù)據(jù)A和B進行運算，A數(shù)據(jù)在DR1中，由RF左端口提供數(shù)據(jù)源，B數(shù)據(jù)在DR2中，由RF右端口提供數(shù)據(jù)源，數(shù)據(jù)進入DR1或DR2，要通過LDDR1或LDDR2信號寫入操作。在

7、本課程中，主要用到的運算模式為如表1-1所示。表1-1 運算模式表S3S2S1S0MCn#運算結果100101A+B 加法011000A-B 減法000001A 直通101111A & B 與運算其中M=0為算術運算，M=1為邏輯運算，Cn#為運算器低位進位信號，在ADD加法和SUB減法中的值分別為1和0。ALU運算完，在其他總線均關閉的前提下，可通過ALU_BUS#=0查看運算結果，并可通過DBUS存入Ri寄存器或RAM中。 實驗內(nèi)容、步驟及結果分析（第1次實驗）1、 按表1-2連接線路。表1-2 實驗連線表SW_BUS#RS_BUS#ALU_BUS#MS3, S0,Cn#K15 K

8、14K13K12K11K10K9S2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K2WR1WR0K1K02、對系統(tǒng)初始化，直觀初始化見表1-3。初始化的目的：關閉所有總線開關（帶BUS的信號）和寫信號（帶Ti的信號）。信號H為1，L為0，X表示0或1均可。表1-3 系統(tǒng)直觀初始化（將Ki開關按表置1或置0）SW_BUS#RS_BUS#ALU_BUS#S3, S0K15 K14K13K12K11K10K9111XS2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K2X0XXXX0WR1WR0不連接不連接K1K0DPDB

9、XX103、把數(shù)據(jù)通過手動開關（控制臺）寫入寄存器Ri。3.1）實現(xiàn)MOV R0,0fh的手動操作（含義：將0fH寫入寄存器R0，或者說給寄存器R0賦值為f0h）。操作思路：數(shù)據(jù)通過控制臺SW7-SW0設置，打開SW_BUS#總線（SW_BUS#=0）,此時能在DBUS上看到SW7-SW0設置的數(shù)據(jù)，WR1 WR0=00，設置寫入R0的索引，LDRi=1，打開寫Ri信號，由于LDRi帶T3，需要QD1一次產(chǎn)生相應的時序，操作完畢后，需要將寫信號關閉，數(shù)據(jù)源總線關閉。具體操作如下：SW_BUS# =0 (K15)QD一次LDRi(T3)=0 (K2)控制臺（SW7-SW0）=0000 1111S

10、W_BUS# =1 (K15)WR1 WR0=00 (K1 K0)LDRi(T3)=1 (K2)3.2) 實現(xiàn)R0的讀取操作R0可通過RF右端口讀取，將RS_BUS#=0, RS1 RS0=00,即可在DBUS上讀取相應的值，具體操作如下：RS_BUS# =0(K14)讀數(shù)據(jù)RS_BUS# =1(K14)RS1 RS0=00讀取結果為（ ）（2進制），即（ ）（16進制）。3.3）實現(xiàn) MOV R1，B2h3.6）讀取R1的值（用16進制表示），R1=（ ）。4 運算器的操作4.1）實現(xiàn) ADD R2,R0,R1 (含義：執(zhí)行R0+R1,并將運算結果賦給R2)該實現(xiàn)分成兩步操作：1）將R0送入

11、A端口（DR1），R1送入B端口（DR2）；2）通過S3S0、M和Cn#選擇ADD加法運算，并把運算結果通過ALU_BUS#輸出到DBUS總線上，進而送入R2。RD1 RD0=00 （K6 K5）QD一次LDDR2（T2）=0 （K7）LDDR1（T2）=1 （K7）LDDR1（T2）=0 （K7）RS1 RS0=01 （K4 K3）LDDR2（T2）=1 （K7）S3 S2 S1 S0=1001 （K9 K8 K8 K9）Cn# =1 （K9）QD一次LDRi（T3）=0 （K2）M=0 （K12），ALU_BUS#=1 (K13)ALU_BUS#=0 (K13)WR1 WR0=10 （K1

12、 K0）LDRi（T3）=1 （K2）R2的理論值為（ ），實際值為（ ），用16進制表示。4.2） 實現(xiàn) SUB R3，R1，R0（含義：執(zhí)行R1-R0，并把運算結果賦給R3）R3的理論值為（ ），實際值為（ ），用16進制表示。5、【思考題】。實現(xiàn)如下指令：MOV R2，AAH；MOV R3，53H;AND R1,R2,R3; (AND為與運算)給出具體操作過程和查看結果的過程(按實驗報告中的方框格式規(guī)范填寫)教師評語：實驗成績： 教師： 年 月 日36溫州大學物理與電子信息工程學院 計算機組成原理 實驗報告實驗名稱：實驗二：存儲器原理班 級：姓 名：學 號：實驗地點：日 期： 實驗目的及

13、要求1、了解雙端口靜態(tài)RAM的工作特性及使用方法2、理解RAM的讀寫操作過程3、實現(xiàn)內(nèi)存與寄存器間的讀寫操作實驗所用器件和儀表1、 TEC-5計算機組成原理實驗系統(tǒng)一臺2、 數(shù)字示波器和數(shù)字萬用表實驗原理具體原理見實驗原理圖2-1。雙口RAM支持同時對兩個端口讀寫操作。在圖2-1中，雙口RAM左端口為數(shù)據(jù)端口，通過數(shù)據(jù)端口可對RAM讀寫操作。右端口為指令端口，只能進行讀操作（注意雙口RAM右端口本身也支持讀寫操作，只是在本系統(tǒng)中由端口讀寫控制線RRW一直處于高電平，故一直處于讀操作狀態(tài)）。實驗系統(tǒng)的雙口RAM本身具有2048×8位的存儲空間，但是A8-A10地址線接地，只使用了A7-

14、A0地址，實際能訪問256×8位的存儲空間。雙口RAM左端口為數(shù)據(jù)端口操作。對RAM讀寫，需要先給出RAM的地址，再進行讀寫。左端口地址寄存器AR1由LDAR#或AR+1兩種方式控制。AR1地址載入操作。AR1地址載入有兩種模式：1）通過LDAR#（T2）=0，將DBUS數(shù)據(jù)載入AR1；2）通過AR+1在AR1原數(shù)據(jù)基礎上自增1。兩種模式不能兼容，故LDAR#和AR+1不能同時有效。CEL#控制數(shù)據(jù)端口輸出使能，CEL#=0時，RAM左端口數(shù)據(jù)能與外部數(shù)據(jù)交換（同時還需要RAM_BUS#有效，才能與DBUS進行數(shù)據(jù)交換）；CEL#=1，數(shù)據(jù)端口為三態(tài)門高阻態(tài)，與外部數(shù)據(jù)斷開。讀左端口

15、內(nèi)存：1）賦AR1所需要讀取的內(nèi)存的地址；2）CEL#=0, RAM_BUS#=0，LR/W=1(讀操作)，即可在DBUS上讀取相應地址的內(nèi)存值；3）讀取完畢，需要關閉CEL#=1，RAM_BS#=1，使得DBUS上切斷RAM數(shù)據(jù)源。寫左端口內(nèi)存：1）賦AR1所需要寫入的內(nèi)存的地址；2）在DBUS上開啟相應的數(shù)據(jù)源，CEL#=0, RAM_BUS#=0, LR/W=0(寫操作)，QD產(chǎn)生時序，將DBUS數(shù)據(jù)寫入內(nèi)存；3）關閉CEL#、RAM_BUS#，LR/W置于讀模式，關閉數(shù)據(jù)源。雙口RAM右端口為指令端口，只能讀數(shù)據(jù)，不能寫。右端口的RAM地址由PC寄存器決定。PC值可通過兩種方式修改：1

16、）LDPC#載入DBUS數(shù)據(jù)；2）PC+1在PC值基礎上自增1，并且這兩種方式不能兼容，若LDPC#與PC+1同時開啟，PC值的改變將不可控。通過開啟CER#和LDIR，以及QD時序，即可將PC指向的內(nèi)存數(shù)據(jù)載入IR指令寄存器，供指令操作碼譯碼（IR7-IR4）和地址碼解碼（IR3-IR0）。右端口數(shù)據(jù)載入IR可在IR指示燈上看結果。PC值和AR1的值也可在相應的指示燈上看到結果。圖2-1 實驗原理圖2、 按表2-1連接線路。表2-1 實驗連線表SW_BUS#RS_BUS#RAM_BUS#CEL#LR/WLDAR#AR+1K15 K14K13K12K11K10K9CER#LDIRLDPC#PC

17、+1RS1RS0LDRiK8K7K6K5K4K3K2WR1WR0K1K02、對系統(tǒng)初始化，直觀初始化見表1-3。初始化的目的：關閉所有總線開關（帶BUS的信號）和寫信號（帶Ti的信號）。信號H為1，L為0，X表示0或1均可，讀寫復合信號處于讀模式。表2-2 系統(tǒng)直觀初始化（將Ki開關按表置1或置0）SW_BUS#RS_BUS#RAM_BUS#CEL#LR/WLDAR#AR+1K15 K14K13K12K11K10K9111110CER#LDIRLDPC#PC+1RS1RS0LDRiK8K7K6K5K4K3K21010XX0WR1WR0不連接不連接K1K0DPDBXX103、把數(shù)據(jù)通過手動開關（

18、控制臺）寫入內(nèi)存。1）MOV 20h，03h（含義：將03h數(shù)據(jù)寫入地址為20h的內(nèi)存中， 表示對內(nèi)存操作，中括號內(nèi)為內(nèi)存的地址）2）MOV 21h，06h思路：對指令1），先對AR1地址寫入20H，再對內(nèi)存左端口寫入數(shù)據(jù)03H；對指令2）可利用地址自增1功能對AR1自增1，再寫入數(shù)據(jù)06H。注意：內(nèi)存操作的原則是先給地址，再讀寫數(shù)據(jù)。實現(xiàn)指令1）MOV 20h，03hA) 將地址20h通過DBUS總線送入AR1，即SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制臺=0010 0000 （SW7-SW0）SW_BUS# =1 (K15)LDAR#（T2） =0

19、(K10)B) 將數(shù)據(jù)03h通過DBUS總線寫入RAM左端口SW_BUS# =0 (K15)QD一次LR/W=1 (K11)控制臺=0000 0011 （SW7-SW0）CEL# =1 (K12)RAM_BUS#=0 (K12)RAM_BUS#=1 (K12)CEL# =0 (K12)SW_BUS# =1 (K15)LR/W=0 (K11)實現(xiàn)指令2）MOV 21h，06hA) AR1原地址為20h，變成21h，最便捷的是利用自增功能。即AR+1=1 (K9)QD一次AR+1=0 (K9)B) 將數(shù)據(jù)06h通過DBUS總線寫入RAM左端口SW_BUS# =0 (K15)QD一次LR/W=1 (

20、K11)控制臺=0000 0110 （SW7-SW0）CEL# =1 (K12)RAM_BUS#=0 (K12)RAM_BUS#=1 (K12)CEL# =0 (K12)SW_BUS# =1 (K15)LR/W=0 (K11)3) 實現(xiàn)MOV 24h, 30h4)實現(xiàn)MOV 25h,C0h4、左端口查看RAM數(shù)據(jù)查看20h數(shù)據(jù)的思路：將地址寄存器AR1賦為20h，將內(nèi)存置于讀模式，并將數(shù)據(jù)通過CEL#和RAM_BUS#送到DBUS上，即可查看DBUS上的數(shù)據(jù)。SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制臺=0010 0000 （SW7-SW0）SW_BUS#

21、 =1 (K15)LDAR#（T2） =0 (K10)RAM_BUS#=0 (K12)在DBUS上查看RAM數(shù)據(jù)LR/W=1 (K11)CEL# =0 (K12)CEL# =1 (K12)LR/W=1 (K11)RAM_BUS#=1 (K12)查看20h數(shù)據(jù)為：（ ）H查看21h數(shù)據(jù)為：（ ）H查看24h數(shù)據(jù)為：（ ）H查看25h數(shù)據(jù)為：（ ）H給出通過左端口讀24h的具體過程：5、通過右端口IR查看RAM數(shù)據(jù)通過看原理圖，給出將24h內(nèi)存數(shù)據(jù)通過右端口送到IR查看的過程。思路：將PC賦為24H，通過右端口CER和LDIR將PC為地址的RAM數(shù)據(jù)送到IR寄存器，并在IR指示燈上查看結果。給出通

22、過右端口讀24h的具體過程：給出通過右端口讀25h的具體過程：6、實現(xiàn)MOV R1,21h （含義：將地址為21h的RAM數(shù)據(jù)賦給寄存器R1）思路：1）給內(nèi)存地址，即AR1賦21h；2）將RAM數(shù)據(jù)通過左端口送到DBUS，進而寫入通過WR1 WR0和LDRi寫入R1。SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制臺=0010 0001 （SW7-SW0）SW_BUS# =1 (K15)LDAR#（T2） =0 (K10)RAM_BUS#=0 (K12)QD1次LR/W=1 (K11)CEL# =0 (K12)CEL# =1 (K12)LR/W=1 (K11)R

23、AM_BUS#=1 (K12)WR1 WR0=01(K1 K0)LDRi(T3)=0 (K2)LDRi(T3)=1 (K2)給出查看R1的過程：R1讀取值=（ ）H【思考題】 實現(xiàn)指令： MOV R0,44h; MOV 13h,R0（將R0值賦給地址為13h的內(nèi)存） MOV 14h,5Bh; MOV R2,14h并給出具體的操作及查看過程(按實驗報告中的方框格式規(guī)范填寫)：教師評語：實驗成績： 教師： 年 月 日溫州大學物理與電子信息工程學院 計算機組成原理 實驗報告實驗名稱：實驗三：數(shù)據(jù)通路組成班 級：姓 名：學 號：實驗地點：日 期： 實驗目的及要求1、實現(xiàn)寄存器與RAM之間的數(shù)據(jù)傳輸2、

24、實現(xiàn)寄存器與運算器之間的數(shù)據(jù)傳輸3、進一步熟悉計算機的數(shù)據(jù)通路實驗所用器件和儀表1、 TEC-5計算機組成原理實驗系統(tǒng)一臺2、 數(shù)字示波器和數(shù)字萬用表實驗原理具體原理見實驗原理圖3-1。RAM操作已經(jīng)在實驗2中做詳細說明。RAM與RF寄存器、運算器可通過DBUS數(shù)據(jù)總線，進行相互傳送數(shù)據(jù)。圖3-1 雙端口實驗原理圖實驗連線1 實驗連線表。表3-1 實驗連線表M連接GND（即M=0）AR+1=0SW_BUS#RS_BUS#ALU_BUS#RAM_BUS#CEL#LR/WLDAR#S3, S0,Cn#K15 K14K13K12K11K10K9S2, S1LDDR1LDDR2RD1RD0RS1RS0

25、LDRiK8K7K6K5K4K3K2WR1WR0MAR+1K1K0GNDGND表3-2 連續(xù)初始化SW_BUS#RS_BUS#ALU_BUS#RAM_BUS#CEL#LR/WLDAR#S3, S0K15 K14K13K12K11K10K9111111S2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K200WR1WR0MK1K0GND實驗內(nèi)容、步驟及結果分析 1. 對內(nèi)存寫操作。1A） MOV 11h,98h指令含義：（ ）手動操作實現(xiàn)：1B) MOV 21h, 46h手動操作實現(xiàn)：1C) MOV R0，11h指令含義：（ ）具體實現(xiàn)：1D) MOV R1

26、，21h2 查看操作給出讀取11h的操作：讀取11h的理論值（ ）h, 實際值( )h讀取21h的理論值（ ）h, 實際值( )h給出讀取R0值的操作：讀取R0的理論值（ ）h, 實際值( )h讀取R1的理論值（ ）h, 實際值( )h3 實現(xiàn) SUB R2,R0,R1該指令的含義為：（ ）讀取R2的理論值（ ）h, 實際值( )h4 實現(xiàn) MOVR1,R2指令含義：把寄存器R2的值賦給地址值為R1的內(nèi)存思路：1）先把R1通過RF右端口經(jīng)DBUS賦給AR1；2）將R2通過RF右端口經(jīng)DBUS賦給RAM左端口。RS1 RS0=01 (K4,K3)QD1LDAR#(T2)=1(K10)RS_BUS

27、#=0 (K14)RS_BUS#=1(K14)LDAR#(T2)=0 (K10)RS1 RS0=10 (K4 K3)QD1LR/W(T2)=1 (K11)RS_BUS#=0 (K14)RAM_BUS#=1 (K12)CEL#=1 (K12)RS_BUS#=1 (K14)RAM_BUS#=0 (K12)CEL#=0 (K12)LR/W(T2)=0 (K11)【思考題】實現(xiàn)指令并操作：MOV R2,07h MOV R1,35hADD R1,R1SUB R1,R1,R2給出R1理論計算值，并查看實際操作值。教師評語：實驗成績： 教師： 年 月 日溫州大學物理與電子信息工程學院 計算機組成原理 實驗報

28、告實驗名稱：實驗四：微程序控制器的組成班 級：姓 名：學 號：實驗地點：日 期： 實驗目的及要求1、掌握微程序控制器組成原理。2、掌握利用微程序控制器對寄存器和RAM的裝數(shù)、讀數(shù)方法。3、了解匯編機器碼程序的裝載。4、了解指令執(zhí)行在計算機里的實現(xiàn)過程實驗所用器件和儀表1、 TEC-5計算機組成原理實驗系統(tǒng)一臺2、 數(shù)字示波器和數(shù)字萬用表實驗原理由前面幾個實驗內(nèi)容得知，在手動操縱模式下，對數(shù)據(jù)讀寫或運算均要對很多控制線進行設置，整個過程很繁瑣，也容易犯錯。仔細觀察以前實驗的內(nèi)容，會發(fā)現(xiàn)很多指令其實可以分解成幾個微小過程去實現(xiàn)，這就是微指令的產(chǎn)生原因。微指令是比單條指令更小的指令，一個機器中可能有

29、上百條指令，然而微指令可能只有幾十條，由于一條指令的具體實現(xiàn)分成取指、取數(shù)和執(zhí)行等周期，而取指、取數(shù)、執(zhí)行的種類有限，這些不同的種類分別以微程序實現(xiàn)，再對微程序組合，就構成不同的指令，一方面方便指令的擴展，另一方面也方便指令流水線的實現(xiàn)。圖4-1 微指令格式微指令格式如圖4-1所示，分成2個部分：1）微命令，在圖中為字段10-31共22個命令，與實驗1-實驗3不同的是，在本系統(tǒng)微指令中，全部命令采用正邏輯來表示，其中TJ表示停機；2）判斷字段和后繼微地址構成的地址形成部件，用于產(chǎn)生下一條微指令的地址。微程序本質(zhì)上存在控制存儲器中，每一個地址對應一條微指令，因此對于本系統(tǒng)，控制存儲器一個地址存儲

30、的數(shù)據(jù)位數(shù)是32位。微指令可看成有32個開關，分別控制每個信號，從而用一條微指令取代了實驗1-3的一次QD內(nèi)所做的手動開關操作。微指令需要QD產(chǎn)生時序，使帶Ti的信號生效，QD完畢，各個信號會自動關閉，圖4-2中每一個方框對應一條微指令。復位，CLR#SWC SWB SWA選擇分支讀RF寫RF讀RAM寫RAM正常程序運行圖4-2 微程序流程圖及微程序地址在單拍模式（DP=1，DZ=0）下，圖4-2中一個方框（即一條微指令）對應1次QD（復位除外，復位不需要QD），并且實驗箱上顯示的微地址是當前已經(jīng)執(zhí)行完畢的微指令地址。圖4-3和圖4-4為每一條微指令對應的存儲內(nèi)容，例如微地址為0AH的微指令實

31、現(xiàn)的功能是將SW7-SW0的數(shù)據(jù)存入內(nèi)存AR1地址中，在信號開關上，即SW_BUS#=0, LDAR#=0，對應到存儲內(nèi)容上，即SW_BUS=1, LDAR=1。圖4-3 微指令代碼表1圖4-4 微指令代碼表2Tec-5共有8條指令，如表4-1所示，IR7-IR4對應的是操作碼，例如ADD為0000，SUB為0001，IR3-IR2對應最后1個地址碼（Rs），IR1-IR0對應第1個地址碼（Rd），X表示可任意值（可0或1）。通過表4-1，可把具體的一條指令翻譯成二進制代碼，存入內(nèi)存，供程序運行。例如ADD R2,R3的二進制指令為：0000 11 10；JC R3的二進制指令為：0101 1

32、100。表4-1 TEC-5指令功能與格式名稱助記符功能指令格式IR7 IR4IR3 IR2IR1 IR0加法ADD Rd,RsRd+Rs->Rd0 0 0 0RS1 RS0RD1 RD0減法SUB Rd,RsRd-Rs->Rd0 0 0 1RS1 RS0RD1 RD0邏輯與AND Rd,RsRd&Rs->Rd0 0 1 0RS1 RS0RD1 RD0存數(shù)STA Rd,RsRd->Rs0 0 1 1RS1 RS0RD1 RD0取數(shù)LDA Rd,RsRs->Rd0 1 0 0RS1 RS0RD1 RD0條件轉移JC Rs若C=1則Rs->PC0 1 0

33、 1RS1 RS0X X停機STP暫停運行0 1 1 0X XX X輸出OUT RsRs->DBUS0 1 1 1RS1 RS0X X 實驗連線微程序控制器處于連線上部，為了使微控制器能控制下部系統(tǒng)，須將微控制器的各個控制信號與下部系統(tǒng)相連，具體見表4-2。表4-2 實驗連線表初始化工作：DP=1，DB=0，微程序控制器“編程/正?！遍_關處于“正?！蔽恢脤嶒瀮?nèi)容、步驟及結果分析1、 實驗范例1：實現(xiàn)11h=23h,12h=33h的微程序操作。寫RAM操作流程圖2、實驗范例2：實現(xiàn)R2=14h賦值操作的微程序實現(xiàn)思路：在手動操作中，WR1、WR0連接K1、K0，可通過相應開關控制待寫入的R

34、i的索引，但在微程序中，WR1 WR0連接IR1 IR0（見表4-2），因此，只能通過指令寄存器的IR1-IR0索引。由數(shù)據(jù)通路圖知，IR指令通過RAM右端口送出，但是右端口只能讀出，不能實現(xiàn)寫入IR操作，因而，IR的數(shù)據(jù)是通過左端口寫入，從右端口讀出，這就要求左端口和右端口需有相同的RAM地址，分解到微程序操作中為：1）微地址為u0BH的微指令，實現(xiàn)給AR1和PC相同的地址，雖然地址值可以是任意的，但是為了避免將以前寫入的RAM數(shù)據(jù)覆蓋掉，應給一個用不到的RAM地址，在本實驗中統(tǒng)一給C0H；2）微地址為u1DH的微指令，實現(xiàn)將索引WR1 WR0的IR指令寫入RAM中；3）u0DH微指令，實現(xiàn)將RAM中的指令讀到IR寄存器，進而通過IR1 IR0實現(xiàn)WR1 WR0的控制；4）u0Eh微指令，將R2的數(shù)據(jù)寫入R2。寫R2操作流程圖3、實現(xiàn)內(nèi)存寫入操作：80h=01h81h=03h82h=AAh并畫出相應操作的流程圖4、讀所寫入的內(nèi)存數(shù)據(jù)，并畫出流程圖80h=( )81h=( )82h=( )5、 實現(xiàn)R0=80h,R1=01h,R2=0Eh的寫入操作，并畫出流程圖。6、 實現(xiàn)R0，R1，R2的讀出操作，并畫出流程圖?！舅伎碱}】1、送程序到內(nèi)存并執(zhí)行。