集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用_第1頁(yè)
集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用_第2頁(yè)
集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用_第3頁(yè)
集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用_第4頁(yè)
集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用_第5頁(yè)
已閱讀5頁(yè),還剩6頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)的應(yīng)用的應(yīng)用n一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康膎1熟悉TTL集電極開(kāi)路(OC)和三態(tài)(3S)輸出門(mén)的電路結(jié)構(gòu)特性。n2. 掌握TTL集電極開(kāi)路(OC)和三態(tài)(3S)輸出門(mén)的邏輯功能及應(yīng)用。1. 集成門(mén)輸出結(jié)構(gòu)及特性 推拉式輸出電路。集電極開(kāi)路門(mén)(Open-Collector TTL Gate簡(jiǎn)稱(chēng)OC門(mén)三態(tài)門(mén)(Tristate TTL Gate)輸出門(mén)輸出門(mén)電路結(jié)構(gòu)電路結(jié)構(gòu)輸出特性輸出特性應(yīng)用應(yīng)用普通的TTL門(mén)推拉式輸出電路1:輸出與電源開(kāi)關(guān)管導(dǎo)通0:輸出與地開(kāi)關(guān)管導(dǎo)通輸出非高即低輸出端不能并聯(lián)OC門(mén)集電極開(kāi)路門(mén)(內(nèi)部輸出管集電極沒(méi)接其他電路)1:輸出高阻

2、,外接上拉電阻R L0:輸出與地開(kāi)關(guān)管導(dǎo)通輸出并聯(lián)為與;電平轉(zhuǎn)換;靈活設(shè)計(jì)三態(tài)門(mén)有控制兩開(kāi)關(guān)管都不導(dǎo)通電路1:輸出與電源開(kāi)關(guān)管導(dǎo)通0:輸出與地開(kāi)關(guān)管導(dǎo)通高阻:都不導(dǎo)通總線(xiàn)輸入全為 1設(shè) VA= VB= 3.6 V VB1升高,足以使 T2 、T5 導(dǎo)通,Vo = 0.3 V,Y = 0。與非門(mén)的邏輯功能:全 1 出 0,有 0 出 1。輸入不全為 1VY不確定T2 、T5 截止, 設(shè): VA= 0.3 V VB= 3.6 V,則 VB1 = 0.3 + 0.7 = 1 V 時(shí): VB1 = 1 V, T2 、T5 截止;二極管 D 導(dǎo)通,使 VB3 = 1 V。T3、T4 截止,輸出端開(kāi)路(高

3、阻狀態(tài))。E1EE = 1 時(shí):二極管 D 截止,Y =A,同 TTL 非門(mén)1. OC門(mén)的特性及其應(yīng)用用OC門(mén)74LS03驗(yàn)證 OC門(mén)的“線(xiàn)與”功能。通過(guò)K1K2設(shè)置AB改變第1個(gè)與非門(mén)輸出,通過(guò)K3K4設(shè)置CD改變第2個(gè)與非門(mén)輸出,觀測(cè)兩個(gè)與非門(mén)輸出并聯(lián)信號(hào)(當(dāng)VL=5V時(shí)可用實(shí)驗(yàn)箱邏輯電平指示)。nRL為1k時(shí),輸出F的表達(dá)式:CDABCDABF驗(yàn)證OC門(mén)74LS03的特性, 輸入A 、B接邏輯電平輸出信號(hào),輸出端Y接直流電壓表。VCC2接+5V,電阻為4.7K, 觀測(cè)輸出與輸入信號(hào)的邏輯關(guān)系,如果去掉R, 觀測(cè)輸出信號(hào)的變化。VCC2改接+15V, 檢測(cè)輸出信號(hào)的高電平和低電平電壓。 測(cè)

4、量上拉電阻的取值(選作) OC門(mén)上拉電阻過(guò)大,高電平輸出電流小;上拉電阻過(guò)小,低電平輸出電流小, 當(dāng)OC門(mén)高電平和低電平負(fù)載固定值時(shí),通過(guò)實(shí)驗(yàn)測(cè)量出上拉電阻的取值范圍。 74LS03輸出接負(fù)載(可用電阻代替),VL接+5V,調(diào)節(jié)電位器Rw,要求輸出信號(hào)Y的高電平不小于3.5V, 低電平不大于0.3V,實(shí)驗(yàn)求出上拉電阻的取值范圍。 三態(tài)門(mén)的特性及其應(yīng)用三態(tài)門(mén)的特性及其應(yīng)用驗(yàn)證三態(tài)門(mén)74LS125的邏輯功能。 通過(guò)設(shè)置控制端 、輸入A改變輸出端Y為三種狀態(tài);控制端E有效(0) :Y=A 輸出由輸入確定,與外電路無(wú)關(guān)控制端E無(wú)效(1):輸出端高阻態(tài),該腳狀態(tài)與輸入無(wú)關(guān), 由外電路確定 控制端 、三態(tài)門(mén)的輸入A接邏輯電平輸出信號(hào),輸出端Y接邏輯電平顯示電路,通過(guò)開(kāi)關(guān)K可使電阻接+5V或地,當(dāng) E無(wú)效為高電平,三態(tài)門(mén)輸出為高阻態(tài)時(shí),輸出Y對(duì)應(yīng)開(kāi)關(guān)K的狀態(tài)(接+5V或地)為高電平或低電平;當(dāng) E有效為低電平時(shí),Y=A用74LS125兩個(gè)三態(tài)門(mén)輸出構(gòu)成一條總線(xiàn)。 多個(gè)三態(tài)輸出門(mén)可并聯(lián)構(gòu)成一條總線(xiàn),但必有控制使能端電路,在任一時(shí)刻只能有一個(gè)三態(tài)輸出門(mén)使能有效,其他都無(wú)效??偩€(xiàn)的信號(hào)由有效的三態(tài)輸出門(mén)輸入確定。EEE控制端的波形。 控制端 、三態(tài)門(mén)的輸入A 、B接邏輯電平輸出信號(hào),輸出端Y接邏輯電平顯示電路,觀測(cè)輸出與輸入及控制信號(hào)的邏輯關(guān)系。 控制端 接1kHz(100kHz)信號(hào),一個(gè)三

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論