數(shù)字電子技術(shù)邏輯門(mén)電路PPT課件_第1頁(yè)
數(shù)字電子技術(shù)邏輯門(mén)電路PPT課件_第2頁(yè)
數(shù)字電子技術(shù)邏輯門(mén)電路PPT課件_第3頁(yè)
數(shù)字電子技術(shù)邏輯門(mén)電路PPT課件_第4頁(yè)
數(shù)字電子技術(shù)邏輯門(mén)電路PPT課件_第5頁(yè)
已閱讀5頁(yè),還剩30頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、基本知識(shí)點(diǎn)u 基本邏輯門(mén)電路、功能及邏輯符號(hào)u 組合邏輯門(mén)的功能及表示方法u 集成邏輯門(mén)電路的電路特性及使用第1頁(yè)/共35頁(yè).1.1概述實(shí)現(xiàn)各種基本邏輯關(guān)系的電路,稱(chēng)為門(mén)電路,它是構(gòu)成數(shù)字電路的基本單元。邏輯門(mén)電路主要有雙極型和MOS型數(shù)字集成電路,常用的有TTL門(mén)電路和CMOS門(mén)電路兩種。正邏輯體制:用邏輯1表示高電平,邏輯0表示低電平。負(fù)邏輯體制:用邏輯0表示高電平,邏輯1表示低電平。第2頁(yè)/共35頁(yè).2.2基本邏輯門(mén)的功能及表示方法一、二極管與門(mén) 二極管與門(mén)電路 與門(mén)邏輯符號(hào) 第3頁(yè)/共35頁(yè)二極管與門(mén)電路的電平關(guān)系輸 入輸 出A/VB/VY/V000.7030.7300.7333.7第

2、4頁(yè)/共35頁(yè)二、二極管或門(mén)二極管或門(mén)電路 或門(mén)邏輯符號(hào) 第5頁(yè)/共35頁(yè)輸 入輸 出A/VB/VY/V000032.3302.3332.3二極管或門(mén)電路的電平關(guān)系第6頁(yè)/共35頁(yè)三、三極管非門(mén)電路三極管非門(mén)電路 非門(mén)邏輯符號(hào) 第7頁(yè)/共35頁(yè). .復(fù)合邏輯門(mén)的功能及表示方法一、與非門(mén) 與非門(mén)真值表 與非門(mén)邏輯符號(hào) ABY001011101110第8頁(yè)/共35頁(yè)74LS00、74LS30管腳排列 第9頁(yè)/共35頁(yè)二、或非門(mén) 或非門(mén)真值表 或非門(mén)邏輯符號(hào) ABY001010100110第10頁(yè)/共35頁(yè)74LS02、74LS27管腳排列 第11頁(yè)/共35頁(yè)三、與或非門(mén) 與或非門(mén)邏輯符號(hào) 第12頁(yè)

3、/共35頁(yè)常見(jiàn)的74系列的與或非門(mén) 第13頁(yè)/共35頁(yè)四、異或門(mén) 第14頁(yè)/共35頁(yè)常見(jiàn)的74系列的與或非門(mén) 第15頁(yè)/共35頁(yè)2.42.4數(shù)字集成電路一、TTL集成邏輯門(mén)電路 1.TTL與非門(mén) 第16頁(yè)/共35頁(yè)2.集電極開(kāi)路與非門(mén)第17頁(yè)/共35頁(yè)3.三態(tài)輸出門(mén)(TSL門(mén)) 第18頁(yè)/共35頁(yè)三態(tài)門(mén)的應(yīng)用 構(gòu)成單向總線 實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸 第19頁(yè)/共35頁(yè)二、CMOS集成邏輯門(mén)電路 1.CMOS反相器 第20頁(yè)/共35頁(yè)2.CMOS與非門(mén) 第21頁(yè)/共35頁(yè)3.CMOS或非門(mén) 第22頁(yè)/共35頁(yè)4.CMOS傳輸門(mén)第23頁(yè)/共35頁(yè)2.5 數(shù)字集成電路的電路特性一、TTL與非門(mén)的電壓傳輸特

4、性 截止區(qū)(AB段) 線性區(qū)(BC段) 轉(zhuǎn)折區(qū)(CD段) 飽和區(qū)(DE段)1.電壓傳輸特性 第24頁(yè)/共35頁(yè)2.主要參數(shù) 閾值電壓VTH 關(guān)門(mén)電平VOFF 開(kāi)門(mén)電平VON 噪聲容限第25頁(yè)/共35頁(yè)二、TTL與非門(mén)的輸入特性 1.輸入伏安特性 第26頁(yè)/共35頁(yè)2.輸入端負(fù)載特性第27頁(yè)/共35頁(yè)三、TTL與非門(mén)的輸出特性 1.輸出高電平,帶拉電流負(fù)載的特性 第28頁(yè)/共35頁(yè)2.輸出低電平,帶灌電流負(fù)載的特性第29頁(yè)/共35頁(yè)四、TTL與非門(mén)的傳輸延遲時(shí)間 第30頁(yè)/共35頁(yè) 2.6 數(shù)字集成電路的使用一、TTL數(shù)字集成電路 系列名稱(chēng)標(biāo)準(zhǔn)TTLLSTTLASTTLALSTTL740074L

5、S0074AS0074ALS00工作電壓/V5555平均功耗mW/門(mén)10281.2平均傳輸延遲時(shí)間ns/門(mén)99.533.5功耗-延遲積mW-ns9019244.2最高工作頻率MHz4050230100噪聲容限/V10.60.5TTL幾種主要系列參數(shù)對(duì)比表 第31頁(yè)/共35頁(yè) 使用TTL集成電路應(yīng)注意以下問(wèn)題: 1.電路干擾 2.TTL門(mén)電路多余輸入端的兩種處理方式 3.輸出端的連接 第32頁(yè)/共35頁(yè)二、CMOS數(shù)字集成電路 使用CMOS集成電路應(yīng)注意以下幾個(gè)問(wèn)題:1.注意靜電防護(hù),預(yù)防柵極擊穿損壞 2.正確識(shí)別器件的輸入和輸出端,并正確連接它們 3.正確供電,遵守操作規(guī)程 第33頁(yè)/共35頁(yè)三、TTL電路與CMOS電路的接口 驅(qū)動(dòng)門(mén)條 件負(fù)載門(mén)輸出高電平的最小值VOH大于輸入高電平的最小值VIH輸出低電平的最大值VOL小于輸入低電平的最大值VIL輸出高電平電流最

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論