【學(xué)習(xí)】第四章組合邏輯電路ppt課件_第1頁
【學(xué)習(xí)】第四章組合邏輯電路ppt課件_第2頁
【學(xué)習(xí)】第四章組合邏輯電路ppt課件_第3頁
【學(xué)習(xí)】第四章組合邏輯電路ppt課件_第4頁
【學(xué)習(xí)】第四章組合邏輯電路ppt課件_第5頁
已閱讀5頁,還剩98頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、組合邏輯電路X1X2XnY1Y2YmX04-2編碼器X1X2Y2Y1X3X1X2X3Y1Y2X0X04-2編碼器X1X2Y2Y1X3E0X1X2X3Y1Y2X0EO74LS148Ei 01 2 34 5 6 7EoGSA2 A1 A0輸入、輸出變量上輸入、輸出變量上均有一個反號,表均有一個反號,表示示“低有效低有效LOW ACTIVE輸出編碼變量上輸出編碼變量上的有一個反號,表的有一個反號,表示輸出編碼為反碼示輸出編碼為反碼Ei:輸入使能:輸入使能Enable它有效時允許編碼它有效時允許編碼EO:輸出使能:輸出使能Enable,用于,用于級聯(lián),它有效時允許級聯(lián),它有效時允許低位片編碼低位片編碼

2、邏輯符號邏輯符號74LS148HIGHEi 01 2 34 5 6 7EoGSA2 A1 A074LS148LOWEi 01 2 34 5 6 7EoGSA2 A1 A08 9 10 11 12 13 14 15A2 A1 A0A3GSEO16-4優(yōu)先編碼器優(yōu)先編碼器2-4譯碼器譯碼器Y3ABY2Y1Y0Y3Y2Y1Y0BA功能表功能表輸出高有效輸出高有效2-4譯碼器譯碼器Y3ABY2Y1Y0功能表功能表Y3Y2Y1Y0BA2-4譯碼器譯碼器Y3ABY2Y1Y0功能表功能表Y3Y2Y1Y0BA74LS01234567E1ABCE21 E22E為輸入使能為輸入使能端端,它們有效時它們有效時,輸出

3、為有效譯輸出為有效譯碼輸出碼輸出;否那么否那么輸出均無效輸出均無效A,B,C為輸入編為輸入編碼碼,A為高位為高位07為輸出端為輸出端輸出輸出,輸入端上輸入端上的圓圈和變量的圓圈和變量上的反號均表上的反號均表示低有效示低有效假設(shè)有多個輸假設(shè)有多個輸入使能端入使能端,那么那么只需當(dāng)它們都只需當(dāng)它們都有效時有效時,輸出才輸出才為有效譯碼輸為有效譯碼輸出出高有效時是高有效時是m低有效時是低有效時是M負(fù)邏輯,與非.負(fù)與非等于正或非也可以看作先反后與74LS(L)01234567E1ABCE21 E2274LS(H)01234567E1ABCE21 E228 9 10 11 12 13 14 15AEB

4、C D10123ABE74LS0123ABE74LS0 1 2 3A BE2-40 1 2 3C DE2-44 5 6 7C DE2-48 9 10 11C DE2-412 131415C DE2-4可否用作可否用作3-8譯碼器譯碼器?可否有使能端可否有使能端?用于驅(qū)動用于驅(qū)動共陰極共陰極7段段顯示器顯示器3-8譯碼器01234567E1ABCE21E22輸出是低有效,每個輸出端是一個最大項1F(A,B,C)=(2,5,7)=M2 M5 M7F(A,B,C)F(A,B,C)=(2,5,7) =(0,1,3,4,6)= m0+m1+m3+m4+m6 =M0M1M3M4M6F(A,B,C)低有效時

5、可用與門,也可以用與非門.應(yīng)該選擇輸入端較少的那種輸出是高有效輸出是高有效,每個輸每個輸出端是一個最小項出端是一個最小項F(A,B,C)=(2,5,7)=m2+ m5 + m7F(A,B,C)F(A,B,C)=(2,5,7) =(0,1,3,4,6)= M0M1M3M4M6 = m0+m1+m3+m4+m6F(A,B,C)012345673-8譯碼器E11ABC(MSB)ABC高有效時可用或門高有效時可用或門,也也可以用或非門可以用或非門.應(yīng)該選應(yīng)該選擇輸入端較少的那種擇輸入端較少的那種x x x xx x x xx x x xS 邏輯圖邏輯符號真值表Ci=AiBi+AiCi-1 +BiCi-

6、1Sii i C i-1邏輯圖邏輯符號真值表1.用異或門和與非門實現(xiàn)全加器2.證明邏輯圖的正確性A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3A1余3碼8421碼轉(zhuǎn)換A+(B)補(bǔ)溢出判決電路溢出判決電路A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3OVERFLOWBCD碼加法器碼加法器A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A

7、0B3B2B1B0S0S1S2S3C3A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3E=S3S3+S3S1+C300BAABA4ABA=B A = BA=B A = BA=B A = B4LowHigher 4 bitsA0B0功能表功能表邏輯表達(dá)式邏輯表達(dá)式Y(jié)=A1A0D0+A1A0D1+A1A0D2+A1A0D3Y=m0D0+m1D1+m2D2+m3D3=miDi2-4譯碼器譯碼器YA1A00123D0D1D2D3邏輯圖邏輯圖4-1MUXD0D1D2D3YA1 A0邏輯符號邏輯符號1.利用

8、使能端利用使能端2.輸出端相或輸出端相或0 1 2 3A BE4-1CDE4-1E4-1E4-1E4-14444YCBE4-1E4-1442-1AYCB01Y=m0D0+m1D1+m2D2+m3d3+m4D4+m5D5+m6D6+m7D7=miDiB CA設(shè)有函數(shù)F(A,B,C)=(1,2,4,7)令A(yù)2=A, A1=B, A0=C, D0=D3=D5=D6=0, D1=D2=D4=D7=1, G=0當(dāng)變量數(shù)n與數(shù)據(jù)選擇端數(shù)k一樣時,直接令Di=0或1即可那么Y=m1+m2+m4+m7=F(A,B,C)8-1MUXD0D1D2D3YD4D5D6D7A1A0A2000001111F留意變量與數(shù)據(jù)

9、選擇端的對應(yīng)關(guān)系4-1MUXD0D1D2D3YA1A0A B?CD試用兩個4-1MUX實現(xiàn)一位全加器真值表法:三個輸入變量,兩個放在選擇輸入端, 另一個放在數(shù)據(jù)輸入端. 將A,B接A1,A0Ci=AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1Si-1=AiBi Ci-1+AiBi Ci-1+AiBi Ci-1 +AiBi Ci-14-1MUXD0D1D2D3YA1A04-1MUXD0D1D2D3YA1A0Ci=AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1Si-1=AiBi Ci-1+AiBi Ci-1+AiBi Ci-1+AiBi Ci-1對于Ci,有

10、:D0=0, D1=Ci-1, D2=Ci-1, D3=1對于Si,有:D0=Ci-1, D1=Ci-1, D2=Ci-1, D3=Ci-10Ci-1Ci-11CiSiAi BiAi BiCi-1Ci-1Ci-1Ci-100100111CiCi-1AiBi01011010SiCi-1AiBiBiAi0BiAiCi-1降維卡諾圖00100111CiCi-1AiBi01011010SiCi-1AiBiCi-1Bi0Ci-1BiAiF(A,B,C,D)ABCD DCBY3=A1 A0 DinY0=A1 A0 DinY1=A1 A0 DinY2=A1 A0 Din Y0 Y1Din Y2 Y3 A1

11、A0真值表真值表邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖邏輯符號邏輯符號 Y0 A1 Y1 A0 Y2 Y3 E Y0 Y1E Y2 Y3 A1 A0DinY0Y1Y2Y3 74LS 74LSG1=X1+X2G2=X1+X2+X3分析組合邏輯電路的第一步是直接寫出邏輯表達(dá)式F1=X1F2=X1 X2F3=X3 G1=X3 (X1+X2)F4=X4 G2=X4 (X1+X2+X3)F1=X1F2=X1 X2F3=X3 G1=X3 (X1+X2)=X3 X1+ X3 X2F4=X4 G2=X4 (X1+X2+X3)=X4 X1+ X3 X2 + X3 X2列表時應(yīng)按變量順序陳列, 否那么不容易看出結(jié)果由真

12、值表知: 這是一個4位求補(bǔ)電路. F=X+1F(A,B,C,D)=C D A B+C D A B+C D A B +C D A BF(A,B,C,D)=A B C D+A B C D+A B C D +A B C D直接寫表達(dá)式直接寫表達(dá)式=(0,5,10,15)EE=S COUT=ABD0=E=ABD1=E=ABD2=COUT=A+BD3=COUT=A BF=ABC D+ABC D+ (A+B) C D+A B CDF=ABC D+ABC D+ (A+B) C D+A B CDF=ABC D+A C D+B C D+ AC D+BC D+A B CD假設(shè)求規(guī)范表達(dá)式或真值表,可用圖也可用書上

13、的方法BACML=BMS=A B+C水塔水位控制水塔水位控制三個傳感器三個傳感器: 水位低于檢測面時輸出水位低于檢測面時輸出1水位高于檢測面時輸出水位高于檢測面時輸出0液面處于綠色區(qū)域時液面處于綠色區(qū)域時,兩臺水泵均不任務(wù)兩臺水泵均不任務(wù);處于橙色區(qū)域時處于橙色區(qū)域時,小水泵任務(wù)小水泵任務(wù);處于黃色區(qū)域時處于黃色區(qū)域時,大水泵任務(wù)大水泵任務(wù);處于紅色區(qū)域時處于紅色區(qū)域時,大、小水泵同時任務(wù)大、小水泵同時任務(wù)ACBMSML對某項議案進(jìn)展表決,以決議其能否經(jīng)過的方式有 以下幾種:簡單多數(shù)即為經(jīng)過,1/2;三分之二以上才算經(jīng)過,2/3;全體贊同方能經(jīng)過,即所謂的一票否決制假設(shè)有 5 個人進(jìn)展表決,試設(shè)計一個邏輯判別電路,以實現(xiàn)這三種表決方式。請選用較經(jīng)濟(jì)的邏輯部件實現(xiàn)此電路D0BCDED1BCDED2BCDED3BCDED4BCDED5BCDED0=D4= BCD+BCE+BDE+CDED1=BC+CE+DE+CD+BD+BED2=D5=BCDED4=D6=D7=0B C D EX1 X0 AF1518-1MUXD0D1D2D3D4D5D6D7GYA2 A1 A0Y=AC+BC當(dāng)A=B=1時Y=C+C=1信號C經(jīng)過不同的途

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論