多功能數字鐘——時分秒

1、電子電路綜合實驗設計報告 多功能數字鐘的設計目錄 目錄2一實驗目的3二設計要求3三總體設計概要3四單元電路設計44.1振蕩器電路44.2分頻器電路74.3 時間計時單元的設計94.4譯碼與顯示電路的設計134.5校時電路的設計154.6定時控制電路的設計174.7方案一整體電路圖184.8 模塊接線圖及仿真結果184.8.1用軟件繪制的單元接線圖184.8.2單元模塊仿真214.8.3整體仿真22五.測試結果分析23六面包板23七設計過程中出現(xiàn)的問題25八.實驗用到的器件25第 2 頁 共 26 頁一實驗目的（1）加深對數字電子技術的理論知識的理解，結合實踐進一步加深對單元電路基本功能的掌握和

2、應用。（2）通過具體數字電路模型，掌握一種常用電子電路仿真的軟件，使學生能利用所學理論知識完成實際電路的設計、仿真和制作。（3）掌握數字鐘的基本知識以及所用數字鐘相關芯片的功能及使用方法。（4）了解面包板結構及其接線方法。（5）熟悉數字鐘電路的設計與制作。二設計要求本課題是設計一個多功能數字鐘，準確計時，以數字形式顯示，時、分、秒的時間 ；小時的計時要求為“12翻1”，分和秒的計時要求為60進位 。三總體設計概要 數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩(wěn)定

3、。通常使用石英晶體振蕩器電路構成數字鐘。數字鐘電路系統(tǒng)的組成方框圖如下。四單元電路設計4.1振蕩器電路芯片介紹：555定時器引腳功能：Vi1（TH）：高電平觸發(fā)端，簡稱高觸發(fā)端，又稱閾值端，標志為TH。Vi2（）：低電平觸發(fā)端，簡稱低觸發(fā)端，標志為。VCO：控制電壓端。VO：輸出端。Dis：放電端。：復位端。 555定時器邏輯符號和引腳555定時器內部結構低觸發(fā)：當輸入電壓Vi2<VCC 且Vi1<VCC時，VTR=0，VTH=0，比較器C2輸出為低電平，C1輸出為高電平，基本RS觸發(fā)器的輸入端=0、=1，使Q1，0，經輸出反相緩沖器后，VO1，T截止。這時稱555定時器“低觸發(fā)”

4、；保持：若Vi2>VCC 且Vi1<VCC，則VTR=1，VTH=0，=1，基本RS觸發(fā)器保持，VO和T狀態(tài)不變，這時稱555定時器“保持”。高觸發(fā)：若Vi1>VCC，則VTH=1，比較器C1輸出為低電平，無論C2輸出何種電平，基本RS觸發(fā)器因=0，使1，經輸出反相緩沖器后，VO0；T導通。這時稱555定時器“高觸發(fā)”。555定時器控制功能表輸 入輸 出THVODis×<VCC<VCC>VCC×<VCC>VCC×LHHHLH不變L導通截止不變導通設計：振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數字鐘計時

5、的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。 電路圖如圖。 本課程設計采取用555定時器構成的多諧振蕩器。由555定時器和外接元件R1、R2、C1構成多諧振蕩器，腳2與腳6直接相連，如圖所示。電路沒有穩(wěn)態(tài)，僅存在兩個暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號，利用電源通過R1、R2向C充電，以及C通過R2向放電端 Ct 放電，使電路產生振蕩。輸出信號的時間參數是： Ttw1tw2， tw10.7(R1R2)C ， tw20.7R2C 輸出波形仿真圖如圖所示4.2分頻器電路芯片介紹：74LS90是異步二五十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制

6、和十進制加法計數器。  圖173為74LS90引腳排列，表171為功能表。通過不同的連接方式，74LS90可以實現(xiàn)四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對計數器清零，借助S9(1)、S9(2)將計數器置9。其具體功能詳述如下：  (1)計數脈沖從CP1輸入，QA作為輸出端，為二進制計數器。  (2)計數脈沖從CP2輸入，QDQCQB作為輸出端，為異步五進制加法計數器。 (3)若將CP2和QA相連，計數脈沖由CP1輸入，QD、QC、QB、QA作為輸出端， 則構成異步8421碼十進制加法計數器。

7、0; (4)若將CP1與QD相連，計數脈沖由CP2輸入，QA、QD、QC、QB作為輸出端， 則構成異步5421碼十進制加法計數器。  (5)清零、置9功能。 a) 異步清零      當R0(1)、R0(2)均為“1”；S9(1)、S9(2)中有“0”時，實現(xiàn)異步清零功能，即QDQCQBQA0000。  b) 置9功能  當S9(1)、S9(2)均為“1”；R0(1)、R0(2)中有“0”時，實現(xiàn)置9功能，即QDQCQBQA&

8、#160;1001。 74LS90引腳排列圖 74LS90功能表設計：分頻器的功能主要有兩個：一是產生標準秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電臺報時用的1KHz的高音頻信號和500KHz的低音頻信號等。因此，可以選用3片我們較熟悉的中規(guī)模集成電路計數器74LS90可以完成上述功能。因每片為1/10分頻，3片級聯(lián)則可獲得所需要的頻率信號，即每1片Q0端輸出頻率為500Hz,每2片Q3輸出為10Hz，每3片的Q3端輸出1Hz。分頻器設計電路4.3 時間計時單元的設計方案一：分和秒計數器：分和秒計數器都是模數M=60的計數器，其計數規(guī)律為0001585900選74LS92作為十位計數

9、器，74LS90作為個位計數器，再將他們級聯(lián)組成模數M=60的計數器。 圖1 分秒計數器邏輯電路圖時計數器： 時計數器是一個“12翻1”的特殊進制計數器，即當數字鐘運行到12時59分59秒，秒的個位計數器再輸入一個秒脈沖時，數字鐘應自動顯示為01時00分00秒，實現(xiàn)日常生活中習慣常用的計時規(guī)律。選用74LS191和74LS74。 圖2 時計數器邏輯電路圖方案二：時計數器：U5、U6分別為時計時電路的十位個位計時芯片，將CKB接Q0實現(xiàn)十進制計數功能，兩芯片的R0（1）相接、R0（2）相接，顯示12時U6芯片的Q0輸出高電平接R0（1），U5芯片的Q1、Q2要實現(xiàn)12翻1必須輸出是3也就是011

10、0，所以將U5芯片的Q1、Q2接與門輸出再接R0（2）實現(xiàn)對兩個芯片的清零操作，但此時僅僅是12翻0.為了實現(xiàn)12翻1必須在翻0的時候對U5芯片產生一個下降沿脈沖信號，所以本電路采用將U5芯片的Q1、Q1接與門輸出再和U6芯片的Q0相與，如圖1-6所示，然后與U5芯片的進位信號相或，輸出接U5的進位脈沖端，這樣就可以實現(xiàn)在12翻0前的任何計時，第二個與門輸出0，或門打開，脈沖信號正常通過或門進入U5的脈沖輸入端，當要12翻0的時候，U5輸出0110，U6輸出0001，第二個與門輸出1將或門封鎖，此時兩個芯片清零或門那兒產生了一個1-0的下降進位脈沖，使得U5此時變?yōu)? ，實現(xiàn)了12翻1的功能。

11、選用兩片74LS90 時計數器電路圖分秒計數器芯片介紹：74LS192芯片介紹：74LS192是同步十進制可逆計數器，它具有雙時鐘輸入，并具有清除和置數等功能，其引腳排列及邏輯符號如下所示： 圖2-1 74LS192的引腳排列及邏輯符號CPU為加計數時鐘輸入端，CPD為減計數時鐘輸入端。      LD為預置輸入控制端，異步預置。    CR為復位輸入端，高電平有效，異步清除。     CO為進位輸出：1001狀態(tài)后負脈沖輸出， 

12、60;   BO為借位輸出：0000狀態(tài)后負脈沖輸出。 74LS192的功能表如下表： 表2-1 74LS192功能表設計：74LS192為十進制計數器，TCU為進位端，其中一個74LS192和與門構成六進制計數。當秒十位的74LS192計數至6（0110）時，與門發(fā)出清零信號使74LS192清零。同時另一個74LS192也完成清零，這樣就完成了60進制計數。秒和分 的計數器結構完全相同。當秒的十位在清零時也同時向分的個位發(fā)一個脈沖，使分加1。 分秒計數器電路圖4.4譯碼與顯示電路的設計圖3 譯碼顯示 當要求 輸 出0-15時，消 隱 輸 入 “”應為高

13、 電平 或 開路；滅零 輸 入“ ” 和 測 試 燈 輸 入“”都必須在無效電平狀態(tài)，即應為高電平。 LED 顯 示 器 件 有 共 陽 極 和 共 陰 極 兩 種 。 選 用 共 陰 極 的 5011A數 碼 管 作 為 顯 示 器 件 。 譯 碼 驅 動 也 可 選 CD4511 ， BCD 碼 輸 人 。 它 的 譯 碼 輸 出 端 為 低 電平 有 效 ， 可 直 接 驅 動 共 陽 極 LED 數 碼 管 。譯碼74LS48是BCD碼到七段顯示譯碼器，它可以直接驅動共陰極數碼管。 其中，ABCD分別為輸入端，OA OB OC OD OE OF OG分別為輸出端接到數碼顯示管上的abc

14、defg上。LTN稱為測試數碼管信號，LTN=0時，則所有的二極管都發(fā)光，稱為一個“8”字，表示數碼管顯示正常，可以正常工作，否則不能。BIN稱為滅燈信號，當BIN=0時，則無論ABCD為何值，均不顯示；RBIN稱為滅零信號，當RBIN=0時，如果ABCD=0000，則顯示管不顯示，RBON稱為滅零輸出端，當ABCD=0000時，則RBON輸出為0。 需要顯示時，只需將74LS48的顯示譯碼器的輸出端接到數碼顯示管上對應的位置即可。4.5校時電路的設計 當數字鐘接通電源或者計數出現(xiàn)誤差時，需要校正時間。校時是數字鐘應具備的基本功能。一般電子手表都具有時，分，秒等校時功能。為了使電路簡單，這里只

15、進行分和小時的校時。如圖所示為校時電路邏輯圖。 對校時電路的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時方式有“快校時”和“慢校時”兩種，“快校時”是通過開關控制，使計數器對1Hz的校時脈沖計數?！奥r”是用手動產生單脈沖作為校時脈沖。圖示電路為?！皶r”，?！胺帧彪娐贰Ｆ渲蠸1為?！胺帧庇玫目刂崎_關，S2為?！皶r”用的控制開關，他們的控制功能如圖表示。校時脈沖采用分頻器輸出的1Hz脈沖，當S1或S2分別為“0”時可以進行快校時。如果校時脈沖由單次脈沖產生器提供，則可以進行慢校時。 需要注意的是，校時電路是由與非們構成的組合邏輯電路，開S1或S2為“1”

16、或“0”時，可能會產生抖動，接電容C1，C2可緩解抖動。所以實際使用時，一般會接一個RS觸發(fā)器，將其改為去抖動開關電路。S1 S2 功能1 11 00 1計數校分校時4.6定時控制電路的設計 數字鐘在指定的時刻發(fā)出信號，或驅動音響電路“鬧時”（這里用可用指示燈來代替音響電路）；或對某裝置的電源進行接通或斷開“控制”。不管是鬧還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。 例如 要求6時59分發(fā)出鬧鐘信號，持續(xù)時間為1分鐘這是對應數字中的時個位計數器的狀態(tài)=0110，分十位計數器的狀態(tài)為=0101,分個位計數器的狀態(tài)為=1001。若將上述技術其輸出為1的所有輸出端經過與

17、門電路去控制指示燈，可以使指示燈正好在6點59分亮，持續(xù)1分鐘后熄滅，所以鬧時控制信號Z的表達式為 Z=4.7方案一整體電路圖4.8 模塊接線圖及仿真結果4.8.1用軟件繪制的單元接線圖分頻振蕩模塊：計數器模塊：圖3 時計數單元接線圖圖4 分、秒計數單元校時電路：定時電路：4.8.2單元模塊仿真分頻仿真結果：計數器仿真結果：圖5 時鐘結果仿真圖由圖5可知，該時刻為1時28分51秒。4.8.3整體仿真 此時仿真出時刻為10時0分0秒。五.測試結果分析根據在軟件中的仿真結果及相應的分析可知，電路可以實現(xiàn)設計要求，可以實現(xiàn)數字鐘的基本功能，既計數功能，其時間以數字形式顯示時、分、秒的時間 ；小時的計

18、時要求為“12翻1”，分和秒的計時要求為60進位?；诜抡娼Y果可以認定，此次多功能數字鐘的設計是成功的。六面包板 面包板（也叫集成電路實驗板）是電路實驗中一種常用的具有多孔插座的插件板，在進行電路實驗時，可以根據電路連接要求，在相應孔內插入電子元器件的引腳以及導線等，使其與孔內彈性接觸簧片接觸，由此連接成所需的實驗電路，是用于搭試電路的重要工具。面包板的構成面包板的外觀和內部結構如圖所示，面包板分上下兩部分，上面部分一般是由一行或兩行的插孔構成的窄條，行和行之間電氣不連通。每5 列插孔為一組，通常的面包板上有 10 組或11 組。對于10 組的結構，左邊3 組內部電氣連通，中間4 組內部電氣連

19、通，右邊3 組內部電氣連通，但左邊3 組、中間4 組以及右邊3 組之間是不連通的。對于11 組的結構，左邊4 組內部電氣連通，中間3 組內部電氣連通，右邊4 組內部電氣連通，但左邊4 組、中間3 組以及右邊4 組之間是不連通的。若使用的時候需要連通，必須在兩者之間跨接導線。 下面部分是由中間一條隔離凹槽和上下各5 行的插孔構成。在同一列中的5 個插孔是互相連通的，列和列之間以及凹槽上下部分則是不連通的。·面包板實驗套材 電子控制電路基本實驗所用的元器件包括：電池組2組（3V、6V，帶電池卡、電極引線）。面包板（SYB-130或118、SYB-46型）。4只（紅、綠、黃、橙），三極管4只（8050、9013×2、9014），數碼管（LC5011）。數字集成電路10塊（74LS00、74LS02、74LS04、74LS08、74LS32、74LS73、74LS74、74LS86、4511、4518）。繼電器（JRC-21F），雙金屬復片（啟輝器），磁控開關1套（條形磁鐵、干簧管開關），壓電陶瓷片（27mm，帶共鳴殼體），電子蜂