CMOS兩級運放設(shè)計

1、CMOS 兩級運放的設(shè)計1設(shè)計指標(biāo)在電源電壓0-5V,采用0.5um上華CMOS工藝。完成以下指標(biāo)：共模輸入電壓固定在（）開環(huán)直流增益單位增益帶寬相位裕度轉(zhuǎn)換速率負載電容靜態(tài)功耗電流共模抑制比PSRR2電路分析2.1 電路圖2.2電路原理分析兩級運算放大器的電路結(jié)構(gòu)如圖1.1所示，偏置電路由理想電流源和M8組成。M8將電流源提供的電流轉(zhuǎn)換為電壓，M8和M5組成電流鏡，M5將電壓信號轉(zhuǎn)換為電流信號。輸入級放大電路由 M1M5 組成。M1 和M2 組成PMOS 差分輸入對，差分輸入與單端輸入相比可以有效抑制共模信號干擾；M3、M4 電流鏡為有源負載，將差模電流恢復(fù)為差模電壓。；M5 為第一級提供恒

2、定偏置電流，流過M1，2的電流與流過M3,4的電流。輸出級放大電路由M6、M7 組成。M6 將差分電壓信號轉(zhuǎn)換為電流，而M7 再將此電流信號轉(zhuǎn)換為電壓輸出。M6 為共源放大器，M7 為其提供恒定偏置電流同時作為第二級輸出負載。相位補償電路由Cc 構(gòu)成，構(gòu)成密勒補償。3 性能指標(biāo)分析3.1 直流分析由于第一級差分輸入對管M1和M2相同，有第一級差分放大器的電壓增益為：第二極共源放大器的電壓增益為所以二級放大器的總的電壓增益為3.2頻率特性分析設(shè) 為第一級輸出節(jié)點到地的總電容，有設(shè) 表示第二級輸出節(jié)點與地之間的總電容，有一般，由于 遠大于晶體管電容，所以遠大于,可以解出電路的傳輸函數(shù)為其中： 可以

3、得到右半平面零點為從而電路的主極點而次極點由于和 遠大于，而中最主要的部分為, 中則以 為主，經(jīng)過適當(dāng)近似，可以得到單位增益帶寬為3.3 共模抑制比分析如果運放有差分輸入和單端輸出，小信號輸出電壓可以描述為差分和共模輸入電壓的方程其中是差模增益，有， 是共模增益。共模抑制比的定義為從應(yīng)用角度考慮可以理解為“每單位共模輸入電壓的變化引起的輸入失調(diào)電壓的變化”。對于兩級運放電路的共模抑制比，有其中， 是第一級的共模抑制比，因為第二級是單端輸入、單端輸出，所以不貢獻共模抑制比。由源極負反饋增益可知，等效輸入跨導(dǎo)為:如果，那么可以化簡為：輸出阻抗為:所以共模增益為：得到：3.4轉(zhuǎn)換速率（slew ra

4、te）Slew Rate 也就是壓擺率，是指大信號情況下運放的輸入端接入較大的階躍信號，輸出信號波形也會發(fā)生大的變化，會發(fā)生截至或者飽和的現(xiàn)象。輸出電壓變 化對時間的比值叫做壓擺率，單位是。對于兩級運放，當(dāng)輸入為大的正輸入階躍， 截止，的電流流經(jīng) 和，電流鏡使得也流經(jīng)同樣的電流。因為 截止，這個電流從流過。恒定電流 流過 在其兩端產(chǎn)生一個電壓梯度，斜率為。如果 提供足夠的電流給，那么保持恒定，的漏端電壓不變，結(jié)果導(dǎo)致的漏端 電壓呈梯度上升。對于大的負輸入階躍，、 和 截止，導(dǎo)通，的電流全部流經(jīng)并流過。由于有足夠的電流流過，保持恒定，即的漏端電壓不變，導(dǎo)致的漏端電壓有負向同樣斜率的梯度。壓擺率S

5、R 為對于負載電容也要充放電。對放電不存在問題，因為當(dāng)過度驅(qū)動（很大）時可以流經(jīng)很大的電流。但是當(dāng)對充電時，只能在有限的時間內(nèi)實現(xiàn)，因為是通過進行充電的。由于有一部分電流要留過，所以只有的電流經(jīng)過。這樣一來，對于正的輸入階躍，的漏端電壓會下降，也會減少流經(jīng)的電流。電流 對 充電，導(dǎo)致一個正的電壓梯度，斜率為所以總的SR 是這兩個中的最小值,得到 為了測量轉(zhuǎn)換速率，將運算放大器輸出端與反相輸入端相連，如下圖所示，輸出端接3pF電容。因為單位增益結(jié)構(gòu)的反饋最大，從而導(dǎo)致最大的環(huán)路增益，所以能用做最壞情況測量，因此采用這種結(jié)構(gòu)來測量轉(zhuǎn)換速率。擺率的測量方法3.5 電源抑制比分析 假設(shè)正電源和負電源的

6、小信號變化分別為 和，出于簡化考慮，那么輸出小信號電壓為其中A+和A-分別是正電源和負電源到輸出的小信號增益。將上式改寫為其中 且 正電源抑制比為差模增益除以正電源增益，負電源抑制比為差模增益除以負電源增益。電源抑制比應(yīng)越高越好，以減小電源對輸出的影響。實際中，電源抑制比會隨著頻率的增加而下降。因為在實際使用中的電源也含有紋波，在運算放大器的輸出中引入很大的噪聲，為了有效抑制電源噪聲對輸出信號的影響，需要了解電源上的噪聲是如何體現(xiàn)在運算放大器的輸出端的。把從運放輸入到輸出的差模增益除以差模輸入為0時電源紋波到輸出的增益定義為運算放大器的電源抑制比，式中的vdd=0，vin=0指電壓源和輸入電壓

7、的交流小信號為0，而不是指它們的直流電平。需要注意的是，電路仿真時，認為MOS管都是完全一致的，沒有考慮制造時MOS管的失配情況，因此仿真得到的PSRR都要比實際測量時好，因此在設(shè)計時要留有余量。電源抑制比的原理圖4電路分析設(shè)計過程4.1確定米勒電容的大小相位裕量有：要求60°的相位裕量，假設(shè)RHP零點高于10GB以上而：所以 即 由于要求的相位裕量，所以可得到在最大輸入情況下，考慮M1處在飽和區(qū)，有在最小輸入情況下，考慮M5處在飽和區(qū)，有本設(shè)計中負載是3PF，考慮寄生電容存在，選取的初值為1PF。4.2分配電流，確定各管的寬長比考慮共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)

8、，有 （4）在最小輸入情況下，考慮M5處在飽和區(qū)，有 為了使靜態(tài)功耗盡量的小，在電流偏置級加入的理想電流源為5uA。在(.SCS)工藝庫文件中查找計算需要的參數(shù):NMOS1.3e-8495.0940.7192PMOS1.37e-8283.270.97255其中有：是電子或空穴的遷移率：單位面積柵氧化物電容 ：柵氧厚度 自由空間介電常數(shù) ：二氧化硅介電常數(shù) 根據(jù)以上的參數(shù)，手工計算所需要的參數(shù)：（1）取管的過驅(qū)動電壓為0.1，根據(jù)飽和電流公式得（2）為了使其滿足壓擺率的要求，取盡量大一些，我們最終取,和構(gòu)成電流鏡，則。（3）此時和的電流都為。先確定管的寬長比。取則。再確定的寬長比，則有得到（4）

9、為了得到60°的相位裕量，的值近似起碼是輸入級跨導(dǎo)的10倍。為了達到第一級電流鏡負載（M3和M4）的正確鏡像，要求，我們可以得到，使，有則有：（5）最后確定管的跨長比5 仿真結(jié)果5.1 測量輸入共模范圍運算放大器常采用如圖3所示的單位增益結(jié)構(gòu)來仿真運放的輸入共模電壓范圍，即把運放的輸出端和反相輸入端相連，同相輸入端加直流掃描電壓，從負電源掃描到正電源。輸入共模范圍測量電路輸入共模范圍細節(jié)圖直流掃描輸出輸入結(jié)果5.2交流分析（1）修改之前的交流分析帶有米勒補償?shù)膬杉夁\算放大器如上圖所示，將其封裝的symbol模塊。并搭建其測試電路。其中該測試電路圖中所用的電源為單電源5V,放大器兩端所

10、給共模電壓是2.5v，差模電壓為交流1v。其交流分析的測試電路如下圖所示：增益、相位裕度測試電路增益、相位裕度測試結(jié)果圖 從圖中看出，相位裕度70.8°，增益73dB，單位增益帶寬僅有18.94MHZ左右,單位增益帶寬指標(biāo)未達到（2）電路存在的問題與解決在加入電流以后，NMOS管和PMOS管的電子遷移率或空穴遷移率都發(fā)生變化，從其中一個管子的狀態(tài)反推出,。按照之前的理論重新推算各個管子的寬長比。MOS管W/L（計算值）M1、M2M3、M4M5M6M7M8仿真結(jié)果如下圖：從圖中看出，增益70dB，單位增益帶寬僅有18.12MHZ左右,單位增益帶寬指標(biāo)未達到。相位裕度90.17°

11、;，可以推算出主極點在odb帶寬之外。（1）單位增益帶寬不達標(biāo)，由公式知，要提高單位增益帶寬需要提高的大小。而的大小一定值，故當(dāng)增大時，也增大。取。此時提高，由 知，變小，會引起的變化，故需調(diào)節(jié)。（2）通過仿真可以發(fā)現(xiàn)，當(dāng)增益滿足時，相位裕度小于60，不滿足指標(biāo)。造成相位裕度太小的原因是次極點太小，通過提高第二級的放大增益來提高相位裕度。將變?yōu)?。得到的仿真值可參考下表：MOS管W/L（計算值）W/L（仿真值）M1、M2M3、M4M5、M6M7M8運放中功率管的計算值與仿真值（3）修改后的交流仿真在以上的修改過后得到的參數(shù)的基礎(chǔ)上，仿真結(jié)果滿足指標(biāo)從圖中看出，該放大器的增益有75dB，單位增益帶

12、寬有31.8MHZ，相位裕度約61°。 5.3瞬態(tài)分析為了測量轉(zhuǎn)換速率和建立時間，將運算放大器輸出端與反相輸入端相連，測試電路圖如下圖所示。同相輸入端加高、低電平分別為2V和3V，周期為5µs，時間延遲為10ns,上升時間為10ns,下降時間為沖10ns，脈沖寬度2us的脈沖信號。瞬態(tài)分析所用脈沖信號SR測試電路圖根據(jù)電路理論可知，輸出響應(yīng)分為大信號響應(yīng)和小信號響應(yīng)兩個階段。根據(jù)大信號響應(yīng)的斜率可以直接測量放大器的正擺率。在測量時需注意不能從跳變開始時刻計算擺率，這是因為由于電容饋通效應(yīng)的存在，輸出曲線會有個向下彎曲的過程。瞬態(tài)仿真結(jié)果輸出曲線和輸入曲線細節(jié)圖 利用“cal

13、culator”中的“slew rate”來測量輸出曲線的擺率。需要注意，在“calculator”計算結(jié)果都是用國際標(biāo)準(zhǔn)單位表示的，因此如果要表示成，還要除以。計算結(jié)果為56.17，因此設(shè)計滿足要求。5.4電源電壓抑制比測試PSRR是衡量電路對電源噪聲的抑制能力。把運算放大器連接成單位增益負反饋模式，即將運算放大器的反相輸入端和輸出端短接，將差分信號設(shè)為0，電源電壓為1V的交流電壓，測試電路如下圖所示。 可以計算出： 因此： 測量運算放大器的PSRR的電路 需注意的是，在用該測試電路圖測量運算放大器的電源抑制比PSRR時，所得的輸出端“”的增益曲線，即為運算放大器的PSRR的倒數(shù)的幅頻特性曲

14、線。想要觀察PSRR的幅頻特性曲線，需要利用“calculator”中的“”函數(shù)，對仿真結(jié)果取倒數(shù)。 測量運算放大器的PSRR的電路 運算放大器PSRR倒數(shù)的頻率特性5.5 CMRR的頻率響應(yīng)測量CMRR是放大器對輸入端共模信號的抑制能力，其中表示差模增益，表示共模增益。把運算放大器連接成單位增益負反饋的模式，在放大器同相端和反相端輸入加上相同的1V交流電壓,得到共模增益測量電路。如下圖：共模增益測量電路需要注意，在用該測試電路圖測量運算放大器的電源共模抑制比CMRR時，所得的輸出端“”的增益曲線，為共模增益曲線。需要用直流增益曲線減去該曲線，可以得到共模抑制比CMRR,因此得到運算放大器的低

15、頻共模抑制比為80dB。共模增益曲線6總結(jié)與展望本次實驗主要講述了一個兩級運算放大器的設(shè)計過程，設(shè)計過程主要分為兩部分，基本參數(shù)的估算和電路的考察和優(yōu)化。最終達到了以下指標(biāo)：共模輸入電壓固定在開環(huán)直流增益單位增益帶寬相位裕度轉(zhuǎn)換速率負載電容靜態(tài)功耗電流共模抑制比pPSRRnPSRR對在設(shè)計過程中出現(xiàn)了一些問題的分析與總結(jié)：（1）根據(jù)估算的參數(shù)值，搭建基本電路，進行直流仿真，可以發(fā)現(xiàn)第一級和第二級放大器的輸入管的跨導(dǎo)都比設(shè)計值小，分析其原因是由于計算時忽略了很多二級效應(yīng)，從而造成了偏差。同時，從工藝庫文件中的電子遷移率等參數(shù)在仿真中都會根據(jù)實際情況進行修正，這也是造成仿真結(jié)果和計算仿真不一致的原因。 （2）在仿真時，出現(xiàn)了相位裕度頻率特性曲線是從開始遞減計數(shù)，而不是從開始遞減計數(shù)，分析其原因是在接入電源之前沒有判斷同相端與反相端，將電源在輸入級的同相端與反相端兩端接反了，出現(xiàn)了上面的情況。 （3）本設(shè)計中的