單元12 門電路

1、電子技術(shù)教案第十三單元 門電路（101112）第十三單元 門電路（3學(xué)時(shí)第3941學(xué)時(shí)）主要內(nèi)容：門電路的構(gòu)成與邏輯功能分析教學(xué)重點(diǎn)：門電路的邏輯功能教學(xué)難點(diǎn)：門電路的邏輯功能分析教學(xué)方法：啟發(fā)式教學(xué)、探究式教學(xué)教學(xué)手段：實(shí)驗(yàn)、理論、實(shí)際應(yīng)用相結(jié)合第一部分 知識點(diǎn)一、基本邏輯門電路1、二極管與門輸入A、B、C有一個(gè)為低電平0時(shí)，低電平對應(yīng)的二極管正偏導(dǎo)通，其余二極管反偏截止，使得輸出Y為低電平0；只有全部輸入A、B、C均為高電平1時(shí)，所有二極管均反偏截止，使得輸出Y為高電平1。2、二極管或門輸入A、B、C有一個(gè)為高電平1時(shí)，高電平對應(yīng)的二極管正偏導(dǎo)通，其余二極管反偏截止，使得輸出Y為高電平1；

2、只有全部輸入A、B、C均為低電平0時(shí)，所有二極管均正偏導(dǎo)通，使得輸出Y為低電平0。3、三極管非門輸入A為高電平1時(shí)，三極管處于飽和導(dǎo)通狀態(tài)，輸出Y為低電平0；輸入A為低電平0時(shí)，三極管處于截止?fàn)顟B(tài)，輸出Y為高電平1。4、MOS管非門輸入A為低電平0時(shí)，柵源電壓小于開啟電壓，場效應(yīng)管處于截止?fàn)顟B(tài)，輸出Y為高電平1；輸入A為高電平1時(shí)（高于開啟電壓），場效應(yīng)管處于導(dǎo)通狀態(tài)，輸出Y為低電平0。二、 CMOS集成門電路CMOS集成門由P溝道增強(qiáng)型MOS管和N溝道增強(qiáng)型MOS管互補(bǔ)對稱構(gòu)成。1、CMOS反相器（1）基本點(diǎn)路反相器即非門。假設(shè)MOS管開啟電壓UTNUTPN2V。輸入A為低電平0V時(shí)，UGS

3、N0VUTN、TN截止，UGSP10VUTP、TP導(dǎo)通，輸出Y為高電平1；輸入A為高電平10V時(shí), UGSN10VUTN、TN導(dǎo)通，UGSP0VUTP、TP截止，輸出Y為低電平0。（2）帶輸入端保護(hù)功能點(diǎn)路柵極與溝道之間的SiO2絕緣層厚度約為10-8米，容易受干擾影響（所以輸入端不得懸空）、電壓超標(biāo)時(shí)容易擊穿損壞。為此加入保護(hù)電路。R、D1、D2、D3構(gòu)成抗干擾電路。若輸入高于VDDUD或低于UD時(shí)，相應(yīng)二極管導(dǎo)通，使柵源電壓控制在UD（UDVDD）之間。 R、C1、C2構(gòu)成積分電路，消除輸入干擾信號。（3）靜態(tài)特性 輸入特性輸入端所加電壓uI與輸入電流iI之間的關(guān)系。當(dāng)A在UD（UDVDD

4、）時(shí)，iI0MOS管輸入電流為0；當(dāng)A（UDVDD）時(shí)，保護(hù)二級管D3導(dǎo)通，iI從輸入端流入而流向VDD相當(dāng)于二級管正向?qū)ㄌ匦?；?dāng)AUD時(shí)，保護(hù)二級管D1導(dǎo)通，iI自D1、R流出輸入端。輸入電流關(guān)系實(shí)際上是保護(hù)網(wǎng)絡(luò)的電流關(guān)系近似為二級管的正向特性。CMOS電路的輸入端不得懸空，否則TN、TP無法工作而導(dǎo)致邏輯混亂。 輸出特性輸出端電壓uo與輸出電流io之間的關(guān)系。當(dāng)A0時(shí)，輸出為1，輸出電流由門向外流向負(fù)載此時(shí)負(fù)載為拉電流負(fù)載，反向器能輸出的最大電流IOH稱為“帶拉電流負(fù)載的能力”；當(dāng)A1時(shí)，輸出為0，輸出電流由負(fù)載向內(nèi)流入門此時(shí)負(fù)載為灌電流負(fù)載，反向器能灌入的最大電流IOL稱為“帶灌電流負(fù)

5、載的能力”。若VDD降低，導(dǎo)電溝道變窄，使得UOH下降、UOL上升，帶負(fù)載能力變差。 傳輸特性輸入端電壓與輸出端電壓之間的關(guān)系及輸入端電壓與漏極電流（由VDD經(jīng)TP、TN流向地的電流）之間的關(guān)系。AB段：uIUTN，TN截止、TP導(dǎo)通，uOVDD、iD0；BC段：uIUTN，TN開始導(dǎo)通，但導(dǎo)通電阻較大，uO略有下降、iD開始增加；CD段：uI在0.5VDD附近，TN、TP均導(dǎo)通，uO急劇下降、iD增至最大；DE、EF段與AB、BC段相反。uI0.5VDD叫作反向器的轉(zhuǎn)折電壓或閾值電壓，用UT表示。（4）動態(tài)特性 傳輸延遲時(shí)間輸入電壓與輸出電壓之間的關(guān)系傳輸關(guān)系。tPHL：輸出由高電平變?yōu)榈碗?/p>

6、平的傳輸延遲時(shí)間；tPLH：輸出由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間；平均傳輸延遲時(shí)間：。 輸出端狀態(tài)轉(zhuǎn)換時(shí)間輸入信號變化時(shí)，輸出信號發(fā)生變化，輸出電壓高低轉(zhuǎn)換時(shí)間稱為輸出端狀態(tài)轉(zhuǎn)換時(shí)間。tTHL：輸出由高電平到低電平的轉(zhuǎn)換時(shí)間；tTLH：輸出由低電平到高電平的轉(zhuǎn)換時(shí)間。2、CMOS與門、或門、與非門、或非門出邏輯功能外，其他性質(zhì)類似非門。3、CMOS傳輸門、三態(tài)門（1）傳輸門傳輸門是一種傳送模擬信號的壓控開關(guān)（可雙向傳送）。靠控制信號、來控制傳輸情況：（1）C=1、=0，兩MOS門均導(dǎo)通傳輸門導(dǎo)通，uo=ui（2）C=0、=1，兩MOS門均截止傳輸門截至，輸入與輸出斷開。（2）三態(tài)門三態(tài)門是一種

7、具有使能控制端的邏輯門，具有高1、低0、高阻Z三種狀態(tài)。使能時(shí)電路具有正常邏輯功能，否則為高阻（相當(dāng)于輸出端懸空）。低電平有效三態(tài)門具體邏輯功能如下：，TP1、TN1導(dǎo)通，TP2、TN2構(gòu)成反向器，TP1、TN1截止，TP2、TN2進(jìn)一步也截止高電平有效三態(tài)門具體邏輯功能如下： ， ，三態(tài)門分為三態(tài)非門（反向器）、三態(tài)與非門、三態(tài)緩沖門等。（3）漏極開路門（OD門）輸出MOS管的漏極是開路的，使用時(shí)必須加上上拉電阻及電源（否則不能工作）。OD門可以實(shí)現(xiàn)線與的邏輯門（但使用時(shí)必須加上上拉電阻及電源）。4、CMOS集成邏輯門主要特點(diǎn)（1）功耗極低（一般不超過100uW）；（2）電源電壓范圍寬（可達(dá)

8、幾V十幾V之間）；（3）高干擾能力強(qiáng)；（4）邏輯電平差別大（低電平約為0V、高電平約為VDD）（5）輸入電阻極高（可達(dá)108以上）；（6）扇出系數(shù)（可帶同類門的數(shù)目）大（可達(dá)幾十）；（7）集成度高；（8）抗輻射能力強(qiáng)；（9）成本低。5、CMOS集成邏輯門使用注意事項(xiàng)（1）輸入端不可懸空；（2）輸入端接有電阻時(shí)，電阻可視為短路。三、TTL與非門1、TTL反向器（非門）（1）電路構(gòu)成輸入低電平0V時(shí)，T1基極電流流入發(fā)射極（電流自反向器輸入端流出），使得IB2為0，則T2截止，進(jìn)一步T4也截止，而T3和D飽和導(dǎo)通（因?yàn)榱鹘?jīng)R2的電流幾乎全部流向T3），輸出為高電平。因?yàn)檩敵鋈龢O管T4截止，電路此時(shí)

9、狀態(tài)叫做截止?fàn)顟B(tài)（輸入低電平、輸出高電平）；輸入高電平3.6V時(shí)，T1處于倒置狀態(tài)（發(fā)射極和集電極顛倒），電流自反向器輸入端流入，進(jìn)而較大電流流入T2基極，使得T2飽和導(dǎo)通，進(jìn)一步T4也導(dǎo)通，而T3基極電位較低，使得T3和D截止（因?yàn)榱鹘?jīng)R2的電流幾乎全部流向T2），輸出為低電平。因?yàn)檩敵鋈龢O管T4導(dǎo)通，電路此時(shí)狀態(tài)叫做導(dǎo)通狀態(tài)（輸入高電平、輸出低電平）；由以上分析看出，電路為反向器（非門）。（2）靜態(tài)特性 輸入特性輸入伏安特性：輸入端電壓和輸入電流之間的關(guān)系。當(dāng)uI0（0V）時(shí)，稱為輸入端短路電流，由反向器輸入端流出的電流；當(dāng)uI1（3.6V）時(shí)，iSISH0.01mA，稱為輸入端漏電流，又

10、叫輸入高電平電流，流入反向器輸入端的電流。 輸入端負(fù)載特性：輸入端電阻和電壓之間的關(guān)系。當(dāng)Ri時(shí)（輸入端懸空），uOUOL0.3V，反向器處于導(dǎo)通狀態(tài)。實(shí)際上，只需Ri2.5k，既可保證反向器處于導(dǎo)通狀態(tài)（輸出低電平），常將2.5k稱作開門電阻，記作Ron當(dāng)Ri0時(shí)，uOUOH3.6V，反向器處于截止?fàn)顟B(tài)或關(guān)斷狀態(tài)（輸出高電平）。實(shí)際上，只需Ri0.7k，既可保證反向器處于截止?fàn)顟B(tài)，常將0.7k稱作關(guān)門電阻，記作Roff若RoffRiRon，反向器處于不正常工作狀態(tài)邏輯混亂，要禁止。 輸出特性（輸出伏安特性）輸出電壓和輸出電流之間的關(guān)系。帶灌電流負(fù)載特性（uI1，uO0）：此時(shí)電路處于導(dǎo)通狀態(tài)

11、T4導(dǎo)通、 T3和D截止。負(fù)載外加電源形成電流，流向反向器內(nèi)部（灌入電流）。帶灌負(fù)載能力IOL可達(dá)16mA。帶灌電流負(fù)載時(shí)，輸出低平有所上升（串聯(lián)分壓所致）。帶拉電流負(fù)載特性（uI0，uO1）：此時(shí)電路處于截止?fàn)顟B(tài)T4截止、 T3和D導(dǎo)通。在負(fù)載上形成電流，由反向器流向負(fù)載（拉出電流）。帶拉負(fù)載能力IOH一般為400uA。當(dāng)RL0（輸出短路）時(shí)，IOH可達(dá)33mA，IOS33 mA叫輸出短路電流，但短路時(shí)間不得超過1s，否則燒壞器件。帶拉電流負(fù)載時(shí)，輸出高電平有所下降（串聯(lián)分壓所致）。 電壓傳輸特性輸入電壓和輸出電壓之間的關(guān)系。AB段：uI0.6V時(shí)，uB11.3V ，T2、T4截止，T3、D

12、導(dǎo)通，輸出高電平3.6V截止區(qū)。BC段：uI0.6V后，uB1升高 ，T2導(dǎo)通、T4處于放大狀態(tài)，輸出隨uI 增加而線性下降線性區(qū)。CD段：uI1.4V，T2導(dǎo)通、T4也導(dǎo)通，使得輸出急劇下降轉(zhuǎn)折區(qū)。轉(zhuǎn)折區(qū)中心對應(yīng)的電壓稱作反向器的閾值電壓或門檻電壓，用Uth表示。Uth1.4V。DE段：uI1.5V后，T2、T4導(dǎo)通，T3、D截止，輸出低電平0.3V飽和區(qū)。（3）動態(tài)特性傳輸延遲時(shí)間輸入電壓和輸出電壓之間的關(guān)系。tPHL：輸出有高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間；tPLH：輸出有低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間；：平均傳輸延遲時(shí)間產(chǎn)品規(guī)定典型值：tPHL8ns、tPLH12ns，最大值tPHL15

13、ns、tPLH22ns2、TTL與非門、或非門等（1）TTL與非門輸入A、B有一個(gè)（或全部）為低電平時(shí)，T1基極電流流入發(fā)射極（電流自反向器輸入端流出），使得IB2為0，則T2截止，進(jìn)一步T4也截止，而T3和D飽和導(dǎo)通，輸出為高電平。因?yàn)檩敵鋈龢O管T4截止，電路此時(shí)狀態(tài)叫做截止?fàn)顟B(tài)（輸入低電平、輸出高電平）；輸入A、B均為高電平時(shí)，T1處于倒置狀態(tài)（發(fā)射極和集電極顛倒），電流自反向器輸入端流入，進(jìn)而較大電流流入T2基極，使得T2飽和導(dǎo)通，進(jìn)一步T4也導(dǎo)通，而T3基極電位較低，使得T3和D截止，輸出為低電平。因?yàn)檩敵鋈龢O管T4導(dǎo)通，電路此時(shí)狀態(tài)叫做導(dǎo)通狀態(tài)（輸入高電平、輸出低電平）；由以上分析看

14、出，電路為與非邏輯。（2）TTL或非門略。（3）TTL集電極開路門（OC門）輸出三極管T4集電極開路，使用時(shí)必須外接負(fù)載和直流電源。OC門可實(shí)現(xiàn)線與。（4）TTL三態(tài)門三態(tài)門是一種具有使能控制端的非門。使能時(shí)電路具有正常邏輯功能，否則為高阻（相當(dāng)于輸出端開路懸空）。三態(tài)門分為三態(tài)與非門、三態(tài)非門（反向器）、三態(tài)緩沖門等。三態(tài)門應(yīng)用舉例： 用作多路開關(guān)根據(jù)的取值，讓G0或G1工作，使得數(shù)據(jù)A0或A1反向后傳輸?shù)捷敵龆恕?用于信號雙向傳輸根據(jù)的取值，讓G0或G1工作，使得數(shù)據(jù)或，實(shí)現(xiàn)數(shù)據(jù)雙向傳輸。 構(gòu)成數(shù)據(jù)總線工作時(shí)每次只傳送一個(gè)數(shù)據(jù)。為此只讓某一個(gè)門Gi使能，使得數(shù)據(jù)Ai傳送到數(shù)據(jù)總線上。3、T

15、TL集成邏輯門使用注意事項(xiàng)（1）輸入端可懸空，懸空時(shí)該輸入端視為高電平（但一般不做懸空處理）；（2）輸入端可接電阻，但所接電阻應(yīng)該是大電阻大于Ron（約2.5k）或小電阻小于Roff（約0.7k）。且：某輸入端所接電阻大于Ron（約2.5k）時(shí)，該電阻可視為無限大，或輸入端視為懸空，輸入端為高電平；某輸入端所接電阻小于Roff（約0.7k）時(shí)，該電阻可視為0，該輸入端視為短路，視為高電平；輸入端不可接中值，即若RoffRiRon，反向器處于不正常工作狀態(tài)邏輯混亂，要禁止。第二部分 題目分析題1：圖中各電路均有TTL邏輯門構(gòu)成，Ron1k、Roff0.7k。分別寫出各電路表達(dá)式；若a、d是COMS門，再寫出其表達(dá)式（西安電子科技大學(xué)2005年試題）解：TTL門： （a）門1對應(yīng)3k輸入端相當(dāng)于高電平1、門2對應(yīng)0.3k輸入端相當(dāng)于低電平0，故（b）C0時(shí)，門1輸出、門2為高阻，僅有門1輸出；C1時(shí)，門1為高阻、門2輸出，僅有門2輸出。故 （c）兩個(gè)OC門線與，（d）門2的3k輸入端相當(dāng)于懸空高電平。故 COMS門（a）3k、0.3k對應(yīng)輸入端均為低電平。故 （d）3k輸入端相當(dāng)于低電平。故 要點(diǎn)：TTL門輸入端懸空或接大電阻（一般大于2.5k）相當(dāng)于高電平；解小電阻（小于0.7k）相當(dāng)于短路；COMS門接任意電阻均