集成電路版圖提取報(bào)告

1、 集成電路設(shè)計(jì)綜合實(shí)驗(yàn) 學(xué)院： 專業(yè)： 學(xué)號： 姓名： 日期： 實(shí)驗(yàn)一：反向提取給定模塊一、實(shí)驗(yàn)?zāi)康?1、培養(yǎng)從版圖提取電路的能力 2、學(xué)習(xí)版圖設(shè)計(jì)的方法和技巧3、復(fù)習(xí)和鞏固基本的數(shù)字單元電路設(shè)計(jì)4、學(xué)習(xí)并掌握集成電路設(shè)計(jì)流程二、實(shí)驗(yàn)內(nèi)容1. 反向提取給定電路模塊（如下圖1所示），要求畫出電路原理圖，分析出其所完成的邏輯功能，并進(jìn)行仿真驗(yàn)證；再畫出該電路的版圖，完成DRC驗(yàn)證。圖1 電路模塊版圖3、 實(shí)驗(yàn)步驟 1.按照（如上圖1所示）提取電路圖 2.將提取的電路圖用模塊符號繪制連接起來并分析其邏輯功能 3.在cadence軟件創(chuàng)建schematic文件并繪制各子模塊電路原理圖 4.結(jié)合原理圖的

2、功能分析仿真波形是否正確 5.由schematic產(chǎn)生symbol 6.再在cadence軟件創(chuàng)建schematic文件并調(diào)用子模塊symbol并將其各個(gè)模塊連接起來構(gòu)成電路原理圖 7.進(jìn)行仿真分析其波形是否正確 8.在cadence軟件創(chuàng)建layout文件，嚴(yán)格按照工藝規(guī)則繪制電路版 圖并盡可能保證距離最小 9.進(jìn)行DRC驗(yàn)證四實(shí)驗(yàn)原理 經(jīng)過對提取出來的電路圖的分析，該電路的功能為D鎖存器，輸入信號A為D鎖存器的CLK時(shí)鐘端口，輸入信號B為D鎖存器的輸入信號D端口，輸入信號C為D鎖存器的使能端E0口，輸出信號Q為D鎖存器的輸出信號。鎖存器是一種對脈沖電平敏感的存儲(chǔ)單元電路，他們可以在特定輸入

3、脈沖電平作用下改變狀態(tài)。當(dāng)時(shí)鐘信號為低時(shí)，傳輸管截止，數(shù)據(jù)通過三態(tài)門經(jīng)反饋線和與非門后輸出；當(dāng)時(shí)鐘信號為高時(shí)，三態(tài)門截止，輸出為鎖存狀態(tài)，就是把信號暫存以維持某種電平狀態(tài)。該D鎖存器的功能是，當(dāng)使能端E0為低時(shí)，電路不工作，輸出為低；當(dāng)使能端E0為高時(shí)，并且CLK時(shí)鐘信號為低時(shí)，輸出信號與輸入信號B一致；當(dāng)使能端E0為低時(shí)，并且CLK時(shí)鐘信號為高時(shí)，輸出為鎖存狀態(tài)，即把上一個(gè)狀態(tài)暫存起來。 D鎖存器真值表 E0 CLK D Q(n+1) 0 0 1 1 Q(n) 0 1 1 0 05 實(shí)驗(yàn)結(jié)果： 反向提取的schematic電路圖即symbol的繪制 反向器的symbol電路圖和版圖的繪制 傳

4、輸門的電路圖symbol和版圖的繪制與非門的電路圖symbol和版圖的繪制 三態(tài)門的電路圖symbol的繪制 D鎖存器的模塊電路圖的繪制D鎖存器的模塊電路圖的仿真波形 D鎖存器DRC驗(yàn)證后版圖的繪制實(shí)驗(yàn)二：二選一數(shù)字選擇器一、實(shí)驗(yàn)內(nèi)容 設(shè)計(jì)一個(gè)CMOS結(jié)構(gòu)的二選一選擇器。 （1）根據(jù)二選一選擇器功能，分析其邏輯關(guān)系。 （2）根據(jù)其邏輯關(guān)系，構(gòu)建CMOS結(jié)構(gòu)的電路圖。 （3）利用EDA工具畫出其相應(yīng)版圖。 （4）利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行在線DRC驗(yàn)證并修改版圖。二、實(shí)驗(yàn)步驟： 1.設(shè)計(jì)二選一數(shù)字選擇器電路 2.在cadence軟件創(chuàng)建schematic文件并繪制電路原理圖 3.仿真波形結(jié)合原理圖

5、的功能分析波形是否正確 4.由schematic產(chǎn)生symbol 5.仿真并分析其波形是否正確 6.在cadence軟件創(chuàng)建layout文件，嚴(yán)格按照工藝規(guī)則繪制電路版 圖并盡可能保證距離最小 7.進(jìn)行DRC驗(yàn)證三、實(shí)驗(yàn)原理 該電路圖的設(shè)計(jì)使用了一個(gè)反向器和三個(gè)與非門構(gòu)成，當(dāng)輸入信號sel為低電平時(shí)，上面的與非門輸出隨A變化，下面的與非門輸出信號鎖死為1，右側(cè)與非門的輸出隨A變化；當(dāng)輸入信號sel為高電平時(shí)，下面的與非門輸出隨B變化，上面的與非門輸出信號鎖死為1，右側(cè)與非門的輸出隨B變化即輸出B；四、實(shí)驗(yàn)結(jié)果： 二選一數(shù)字選擇器的電路圖和symbol繪制二選一數(shù)字選擇器的電路仿真波形5、 心得

6、體會(huì)：在這次難得的課程設(shè)計(jì)過程中我鍛煉了自己的思考能力和動(dòng)手能力。通過提取和設(shè)計(jì)電路的過程中，加強(qiáng)了我思考問題的完整性和實(shí)際生活聯(lián)系的可行性。在方案設(shè)計(jì)選擇和器件的選擇上，培養(yǎng)了我們綜合應(yīng)用的能力,對 D鎖存器和二選一數(shù)字選擇器的各個(gè)器件的功能也有了進(jìn)一步的認(rèn)識。還鍛煉我們個(gè)人的查閱技術(shù)資料的能力，動(dòng)手能力，發(fā)現(xiàn)問題，解決問題的能力。并且我們熟練掌握了有關(guān)器件的性能及測試方法。通過此次課程設(shè)計(jì)，使我更加扎實(shí)的掌握了有關(guān)集成電路設(shè)計(jì)方面的知識，在設(shè)計(jì)過程中雖然遇到了一些問題，但經(jīng)過一次又一次的思考，一遍又一遍的檢查終于找出了原因所在，也暴露出了前期我在這方面的知識欠缺和經(jīng)驗(yàn)不足。實(shí)踐出真知，通過親自動(dòng)手制作，使我們掌握的知識不再是紙上談兵。這次課程設(shè)計(jì)終于順利完成了，在設(shè)計(jì)中遇到了很多問題，最后在老師的指導(dǎo)下，終于游逆而解。在今后社會(huì)的發(fā)展和學(xué)習(xí)實(shí)踐過程中，一定要不懈努力，不能遇到問題就想到要退縮，一定要不厭其煩的發(fā)現(xiàn)問題所在，然后一一進(jìn)行解決，只有這樣，才能成功的做成想做的事，才能在今后的道路上劈荊斬棘，而不是知難而退，那樣永遠(yuǎn)不可能收獲成功，收獲喜悅，也永遠(yuǎn)不可能得到社會(huì)及他人對你的認(rèn)可!再次感謝老師的輔導(dǎo)以及同學(xué)的幫助，是他們讓我有了一個(gè)更好的認(rèn)識，無論是學(xué)習(xí)還是生活，生活是實(shí)在的，要踏