集成電路設(shè)計(jì)與MPW流片介紹new2

1、集成電路設(shè)計(jì)與集成電路設(shè)計(jì)與MPW投片介紹投片介紹集成電路設(shè)計(jì)與集成電路設(shè)計(jì)與MPW投片介紹投片介紹一、目的一、目的二、內(nèi)容與選題二、內(nèi)容與選題三、要求三、要求四、預(yù)期成果四、預(yù)期成果一、目的一、目的 培養(yǎng)學(xué)生的工程設(shè)計(jì)意識(shí),啟發(fā)學(xué)生的創(chuàng)新思想 使學(xué)生全面了解集成電路設(shè)計(jì)、制造、封裝、測試的完整芯片制成技術(shù)。 提高綜合運(yùn)用微電子技術(shù)知識(shí)的能力和實(shí)踐能力。 指導(dǎo)學(xué)生如何利用現(xiàn)代的EDA工具設(shè)計(jì)集成電路。 掌握資料查詢、文獻(xiàn)檢索及運(yùn)用現(xiàn)代信息技術(shù)獲取相關(guān)信息的基本方法；具有一定的設(shè)計(jì)，創(chuàng)造實(shí)驗(yàn)條件，歸納、整理、分析設(shè)計(jì)結(jié)果，撰寫論文，參與學(xué)術(shù)交流的能力。重要性重要性IT業(yè)最最核心的核心技術(shù)業(yè)最最核

2、心的核心技術(shù) 計(jì)算機(jī)網(wǎng)絡(luò)通信計(jì)算機(jī)網(wǎng)絡(luò)通信 微電子技術(shù)及芯片設(shè)計(jì)與制造技術(shù)微電子技術(shù)及芯片設(shè)計(jì)與制造技術(shù) IC設(shè)計(jì)單位共設(shè)計(jì)單位共200多家，多家，IC設(shè)計(jì)從業(yè)人員僅設(shè)計(jì)從業(yè)人員僅3000多人多人 2010年中國年中國IC產(chǎn)業(yè)對產(chǎn)業(yè)對IC設(shè)計(jì)工程師的需求量將達(dá)設(shè)計(jì)工程師的需求量將達(dá)到到35萬人萬人 IC人才要求人才要求 多樣性多樣性 設(shè)計(jì)、掩模、芯片制造、封裝、測試、材料、設(shè)備 復(fù)合性復(fù)合性 IC電路與系統(tǒng)知識(shí)的復(fù)合、制造中工藝與設(shè)備的復(fù)合、工藝中的物理與化學(xué)的復(fù)合 代層性代層性 由于IC產(chǎn)品數(shù)年就要更新?lián)Q代一次，而且每更新一次產(chǎn)品，都有新的、特殊的技術(shù)（工藝及設(shè)計(jì)）產(chǎn)生 創(chuàng)造性創(chuàng)造性 目前目

3、前mpw開展的情況開展的情況臺(tái)灣地區(qū)每年臺(tái)灣地區(qū)每年 幾千項(xiàng)幾千項(xiàng) 學(xué)校學(xué)校 企業(yè)企業(yè)國內(nèi)國內(nèi) 清華大學(xué)清華大學(xué) mos集成電路設(shè)計(jì)與實(shí)踐集成電路設(shè)計(jì)與實(shí)踐 通過鑒定申報(bào)國家級教學(xué)成果獎(jiǎng)通過鑒定申報(bào)國家級教學(xué)成果獎(jiǎng)杭州電子科技大學(xué)杭州電子科技大學(xué)東南大學(xué)東南大學(xué) 1、集成電路芯片設(shè)計(jì)概論、集成電路芯片設(shè)計(jì)概論2、 MPW介紹介紹3、選題、選題二、設(shè)計(jì)內(nèi)容與選題二、設(shè)計(jì)內(nèi)容與選題集成電路芯片集成電路芯片當(dāng)今人類智慧結(jié)晶的最好載體，其強(qiáng)大無比的當(dāng)今人類智慧結(jié)晶的最好載體，其強(qiáng)大無比的功能產(chǎn)生于：功能產(chǎn)生于：重要的材料特性重要的材料特性重大的理論發(fā)現(xiàn)重大的理論發(fā)現(xiàn)奇特的結(jié)構(gòu)構(gòu)思奇特的結(jié)構(gòu)構(gòu)思巧妙的技

4、術(shù)發(fā)明巧妙的技術(shù)發(fā)明孜孜不倦的工藝實(shí)驗(yàn)孜孜不倦的工藝實(shí)驗(yàn)集成電路設(shè)計(jì)者就是這一系列理論和技術(shù)的集集成電路設(shè)計(jì)者就是這一系列理論和技術(shù)的集成者成者芯片設(shè)計(jì)要求芯片設(shè)計(jì)要求1、功能正確、功能正確,并在一次流片后就年達(dá)到設(shè)計(jì)要求并在一次流片后就年達(dá)到設(shè)計(jì)要求.2、電學(xué)性能經(jīng)過全面優(yōu)化、電學(xué)性能經(jīng)過全面優(yōu)化,特別在速度和功耗方面特別在速度和功耗方面3、芯片面積盡可能小、芯片面積盡可能小,以降低制造成本以降低制造成本4、可靠高、可靠高,在工藝制造允許的容差范圍內(nèi)仍能正常工作在工藝制造允許的容差范圍內(nèi)仍能正常工作5、在制造過程中和完成后能全面和快速地進(jìn)行測試、在制造過程中和完成后能全面和快速地進(jìn)行測試 時(shí)

5、效性時(shí)效性 無誤性無誤性 可測性可測性 接口接口微電子學(xué)研究內(nèi)容微電子學(xué)研究內(nèi)容器件物理器件物理電路與系統(tǒng)設(shè)計(jì)電路與系統(tǒng)設(shè)計(jì)現(xiàn)代制造技術(shù)現(xiàn)代制造技術(shù)強(qiáng)化實(shí)踐性教學(xué)環(huán)節(jié)：包括計(jì)算機(jī)上機(jī)訓(xùn)強(qiáng)化實(shí)踐性教學(xué)環(huán)節(jié)：包括計(jì)算機(jī)上機(jī)訓(xùn)練、生產(chǎn)實(shí)習(xí)、課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)等。練、生產(chǎn)實(shí)習(xí)、課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)等。進(jìn)行進(jìn)行MPW工程流片。工程流片。 微電子器件物理基礎(chǔ)微電子器件物理基礎(chǔ)雙極器件和雙極器件和mos器件為主線器件為主線器件物理研究（包括小尺寸效應(yīng)）器件物理研究（包括小尺寸效應(yīng)）器件結(jié)構(gòu)、工作原理以及設(shè)計(jì)方法器件結(jié)構(gòu)、工作原理以及設(shè)計(jì)方法 新型微電子器件與特種微電子器件新型微電子器件與特種微電子器件太陽能電

6、池太陽能電池集成電路與系統(tǒng)設(shè)計(jì)集成電路與系統(tǒng)設(shè)計(jì) 設(shè)計(jì)方法、電路結(jié)構(gòu)、設(shè)計(jì)方法、電路結(jié)構(gòu)、 CAD模擬仿真模擬仿真 MOS電路與系統(tǒng)電路與系統(tǒng) 主流技術(shù)主流技術(shù)低壓、低功耗和多功能集成低壓、低功耗和多功能集成 雙極電路與系統(tǒng)雙極電路與系統(tǒng) 高速、驅(qū)動(dòng)能力強(qiáng)高速、驅(qū)動(dòng)能力強(qiáng) BICMOS技術(shù)技術(shù) 模擬集成電路模擬集成電路信息化的關(guān)鍵技術(shù)信息化的關(guān)鍵技術(shù)SOC 必不可少必不可少結(jié)構(gòu)多樣性結(jié)構(gòu)多樣性-設(shè)計(jì)者的智慧設(shè)計(jì)者的智慧與工藝密不可分與工藝密不可分趕超國外趕超國外模擬集成電路設(shè)計(jì)考慮模擬集成電路設(shè)計(jì)考慮現(xiàn)代集成電路設(shè)計(jì)與制造技術(shù)流程現(xiàn)代集成電路設(shè)計(jì)與制造技術(shù)流程 包括版圖設(shè)計(jì)、工藝設(shè)計(jì)以及測試分

7、析等各個(gè)環(huán)節(jié)包括版圖設(shè)計(jì)、工藝設(shè)計(jì)以及測試分析等各個(gè)環(huán)節(jié)全面提高分析解決工程技術(shù)問題的能力全面提高分析解決工程技術(shù)問題的能力 設(shè)計(jì)設(shè)計(jì)芯片檢測芯片檢測單晶、外單晶、外延材料延材料掩膜版掩膜版芯片制芯片制造過程造過程封裝封裝測試測試系統(tǒng)需求系統(tǒng)需求設(shè)計(jì)人才必備知識(shí)設(shè)計(jì)人才必備知識(shí)系統(tǒng)設(shè)計(jì)知識(shí)系統(tǒng)設(shè)計(jì)知識(shí)電路設(shè)計(jì)知識(shí)電路設(shè)計(jì)知識(shí)常用工具知識(shí)常用工具知識(shí)1、集成電路系統(tǒng)設(shè)計(jì)、集成電路系統(tǒng)設(shè)計(jì)PDP電源系統(tǒng)概況關(guān)鍵模塊功能分析功率芯片和功率器件要求PDP控制電源功能 PDPPDP電源是進(jìn)行電源是進(jìn)行AC-DC,DC-DCAC-DC,DC-DC輸出多組直流電壓的大功率開關(guān)輸出多組直流電壓的大功率開關(guān)電源

8、，其調(diào)節(jié)范圍寬，電壓高，紋波小，噪聲低；電源，其調(diào)節(jié)范圍寬，電壓高，紋波小，噪聲低； 提供控制板、接口板等部件的提供控制板、接口板等部件的5 5V V、9V9V、12V12V電壓和電壓和32V32V音頻電音頻電壓；壓； 向向PDPPDP驅(qū)動(dòng)電路提供維持電壓和掃描電壓；驅(qū)動(dòng)電路提供維持電壓和掃描電壓； 采用了采用了PFCPFC技術(shù)，使得電源能在輸入電壓技術(shù)，使得電源能在輸入電壓9090265265V V，505060Hz60Hz的寬范圍內(nèi)正常工作，而且功率因數(shù)能達(dá)到的寬范圍內(nèi)正常工作，而且功率因數(shù)能達(dá)到9595以上；以上； 具有過壓、過流保護(hù)功能，并有嚴(yán)格的工作時(shí)序；具有過壓、過流保護(hù)功能，并有

9、嚴(yán)格的工作時(shí)序；PDP電源板（TCL）布局EMI濾波器市電輸入控制芯片PFC功率因數(shù)校正電路PWM控制電路耦合隔離高壓VA、VS輸出待機(jī)電源、低壓5V、9V、12V、32V輸出功能框圖220V ACEMI濾波器PFC功率因數(shù)校正電路PFCVCC檢測交流檢測PWM控制DCDCPWM控制DCDC同步整流高壓ZVS驅(qū)動(dòng)待機(jī)電源PWM控制DCDC供板上芯片VCCVDD控制芯片控制芯片VS195V邏輯電壓：邏輯電壓：5、9、12VVA65V音頻電壓：音頻電壓：32V待機(jī)電壓：待機(jī)電壓：5.1V光光耦耦器器件件隔離隔離RB2RB4RD1RD0RA4、5、6RA3RA2RA7RC0RB3主主控控板板RB0R

10、D3RC1RD25VOKACOKRLYVSON工作時(shí)序工作時(shí)序主要技術(shù)指標(biāo)1 1。EMIEMI濾波器濾波器2 2。PFCPFC功率因數(shù)校正功率因數(shù)校正3 3。VSVS、VAVA電源電源4 4。5.1V5.1V待機(jī)電源待機(jī)電源5 5。5V-32V5V-32V工作電源工作電源6 6。主控芯片。主控芯片1）EMI濾波器電路圖AC220V輸入之后，濾除電網(wǎng)中的電磁干擾，包括共模干擾與串?dāng)_。2）PFC的應(yīng)用電路PFC芯片根據(jù)前饋與反饋波形，產(chǎn)生PWM調(diào)制信號，控制開關(guān)管的通斷，以達(dá)到輸入電流跟隨輸入電壓，改善功率因數(shù)。開關(guān)管柵極受PWM信號控制，利用管子的通斷對電感沖放電，調(diào)整輸入電流。PWM驅(qū)動(dòng)控制功

11、率管尋址電壓Va采樣反饋?zhàn)儔浩髡鳛V波PFC模塊尋址電壓VA工作流程圖相同點(diǎn)：都將PFC輸出DC電壓通過逆變和濾波電路分別得到VS和VA，再由采樣 反饋控制PWM驅(qū)動(dòng)來穩(wěn)定VS和VA輸出；不同點(diǎn)：VS的逆變模塊是由PWM驅(qū)動(dòng)芯片KA7553 輸出給UC3715產(chǎn)生ZVS的互 補(bǔ)驅(qū)動(dòng)信號，再通過高壓浮動(dòng)?xùn)膨?qū)動(dòng)芯片IR2113實(shí)現(xiàn)零電壓軟開關(guān)，以 控制功率MOS；VA的逆變由PWM芯片KA7552直接控制功率MOS開關(guān)。PWM驅(qū)動(dòng)控制互補(bǔ)驅(qū)動(dòng)維持電壓VS柵驅(qū)動(dòng)整流濾波采樣反饋PFC模塊維持電壓VS工作流程圖功率管變壓器3）VS、VA模塊分析4）5.1V待機(jī)電路待機(jī)電源工作流程圖待機(jī)電源工作流程圖K

12、A5M0380是采用電流模式的PWM控制開關(guān)電源芯片，內(nèi)部封裝了一個(gè)工藝要求比較高的功率開關(guān)管。該芯片被廣泛用于在數(shù)碼產(chǎn)品的電源系統(tǒng)。變壓器T1AC 220V整流濾波5.1V-STBYPWMKA5M0380R采樣反饋5）5V32V工作電壓PFC整流濾波軟啟動(dòng)PWMKA7552穩(wěn)壓器變壓器T25VSC9VSC12VSC24V/32V采樣反饋微處理器532V電壓（邏輯、音頻）工作流程電壓（邏輯、音頻）工作流程圖圖5-32V電壓產(chǎn)生原理和VA差不多，只是變壓器副線圈采用多個(gè)穩(wěn)壓器來實(shí)現(xiàn)不同電壓的輸出。6）主控芯片 起控制作用，和整個(gè)電視機(jī)的總控電路通訊，安排電源板上各個(gè)電源建立的時(shí)序并進(jìn)行監(jiān)控。 現(xiàn)

13、在分析出如下功能：RA2：監(jiān)控VS；RA3：監(jiān)控VA；RA4：監(jiān)控5V；RA5：監(jiān)控12V； RA6：監(jiān)控9V；RA7：監(jiān)控32V；RB2：監(jiān)控供給PFC芯片的VCC； RB3：監(jiān)控供給PWM芯片的VCC； RB0：交流檢測RD0：控制PFC芯片的使能端；RD1：控制VS、VA產(chǎn)生電路中的PWM芯片KA7553和KA7552； RB4：控制低壓直流產(chǎn)生電路中的PWM芯片KA7552； RA1：懸空；RD2：向總控電路輸出ACOK；RC1：向總控電路輸出5VOK；RD3：接收總控電路的VSON； RC0：接收總控電路的RLY； Xout、Xin：外接晶振；VSS：接地；RESET：接復(fù)位電路；

14、VDD：電源，接待機(jī)電源；RA0：控制LED1； RB1：控制LED2；主要功率芯片與功率MOS管功能模塊功能模塊芯片與芯片與MOS管管參數(shù)與功能參數(shù)與功能PFC電路電路UC3854(TI)75V275V范圍內(nèi)功率因數(shù)校正范圍內(nèi)功率因數(shù)校正26N50Q（IXYS）500V、26A、300W、0.2功率功率MOS管管高壓高壓VA、VS產(chǎn)生電路產(chǎn)生電路KA7553(F)18V1.5A開關(guān)電源控制器；占空比開關(guān)電源控制器；占空比70KA7552 (F)18V1.5A開關(guān)電源控制器；占空比開關(guān)電源控制器；占空比46UC3715 (TI)3V2A同步整流和同步整流和ZVS的驅(qū)動(dòng)控制的驅(qū)動(dòng)控制IR2113

15、 (IR)600V2A高壓浮置柵驅(qū)動(dòng)，實(shí)現(xiàn)高壓浮置柵驅(qū)動(dòng)，實(shí)現(xiàn)ZVS32N50Q（IXYS）500V、32A、416W、0.16功率功率MOS管管K2564(SHINDENGEN)600V、8A、50W、1.5功率功率MOS管管低壓低壓5.1V待機(jī)待機(jī)電源、邏輯電電源、邏輯電壓產(chǎn)生電路壓產(chǎn)生電路KA5M0380R (F)800V3A PWM控制內(nèi)部功率開關(guān)管控制內(nèi)部功率開關(guān)管K2674(SHINDENGEN)900V、7A、100W、0.9功率功率MOS管管78系列穩(wěn)壓芯片系列穩(wěn)壓芯片32V、24V、12V、9V、5V穩(wěn)定電壓穩(wěn)定電壓關(guān)鍵技術(shù)難點(diǎn) EMI技術(shù)（電磁干擾濾波）技術(shù)（電磁干擾濾波）

16、 PFC技術(shù)（功率因子校正）技術(shù)（功率因子校正） PWM技術(shù)（脈寬調(diào)制）技術(shù)（脈寬調(diào)制） ZVS與高壓驅(qū)動(dòng)技術(shù)（零電壓轉(zhuǎn)換）與高壓驅(qū)動(dòng)技術(shù)（零電壓轉(zhuǎn)換） 電源時(shí)序控制技術(shù)電源時(shí)序控制技術(shù) 過壓過流保護(hù)技術(shù)過壓過流保護(hù)技術(shù)系統(tǒng)工作原理進(jìn)一步分析與定量計(jì)算（電路參系統(tǒng)工作原理進(jìn)一步分析與定量計(jì)算（電路參數(shù)選?。?shù)選?。?智能控制分析智能控制分析 時(shí)序定量分析時(shí)序定量分析 PFC PFC定量分析與計(jì)算定量分析與計(jì)算 A A、S S定量分析與計(jì)算定量分析與計(jì)算關(guān)鍵波形與關(guān)鍵點(diǎn)測試與模擬仿真關(guān)鍵波形與關(guān)鍵點(diǎn)測試與模擬仿真 、集成電路設(shè)計(jì)、集成電路設(shè)計(jì) 設(shè)計(jì)工具的選擇設(shè)計(jì)工具的選擇?決定設(shè)計(jì)的效率；決定設(shè)

17、計(jì)的效率；產(chǎn)品工藝選擇產(chǎn)品工藝選擇?成本、工藝、封裝、設(shè)計(jì)方法、劃分指標(biāo)成本、工藝、封裝、設(shè)計(jì)方法、劃分指標(biāo)等；等；電路性能提高與成本的選擇電路性能提高與成本的選擇 實(shí)踐周期越長，經(jīng)驗(yàn)積累越多，解決問題實(shí)踐周期越長，經(jīng)驗(yàn)積累越多，解決問題的能力越強(qiáng)的能力越強(qiáng) 設(shè)計(jì)方法 集成電路制作在只有幾百微米厚的原形硅片上，集成電路制作在只有幾百微米厚的原形硅片上，每個(gè)硅片可以容納數(shù)百甚至成千上萬個(gè)管芯。集成每個(gè)硅片可以容納數(shù)百甚至成千上萬個(gè)管芯。集成電路中的晶體管和連線視其復(fù)雜程度可以由許多層電路中的晶體管和連線視其復(fù)雜程度可以由許多層構(gòu)成，目前最復(fù)雜的工藝大約由構(gòu)成，目前最復(fù)雜的工藝大約由6 6層位于硅

18、片內(nèi)部的層位于硅片內(nèi)部的擴(kuò)散層或離子注入層，以及擴(kuò)散層或離子注入層，以及6 6層位于硅片表面的連線層位于硅片表面的連線層組成。層組成。 就設(shè)計(jì)方法而言，設(shè)計(jì)集成電路的方法可以分就設(shè)計(jì)方法而言，設(shè)計(jì)集成電路的方法可以分為為全定制、半定制和可編程全定制、半定制和可編程ICIC設(shè)計(jì)三種方式。設(shè)計(jì)三種方式。 全定制設(shè)計(jì)要考慮工藝條件，根據(jù)電路的復(fù)雜和難全定制設(shè)計(jì)要考慮工藝條件，根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。極限參數(shù)、成品率等因素。 需要經(jīng)驗(yàn)和技巧，掌握各種設(shè)計(jì)規(guī)則和方法需要經(jīng)驗(yàn)和技巧，掌握各

19、種設(shè)計(jì)規(guī)則和方法,一般一般由專業(yè)微電子由專業(yè)微電子IC設(shè)計(jì)人員完成；設(shè)計(jì)人員完成； 常規(guī)設(shè)計(jì)可以借鑒以往的設(shè)計(jì)，部分器件需要根常規(guī)設(shè)計(jì)可以借鑒以往的設(shè)計(jì)，部分器件需要根據(jù)電特性單獨(dú)設(shè)計(jì)；據(jù)電特性單獨(dú)設(shè)計(jì)； 布局、布線、排版組合等均需要反覆斟酌調(diào)整，布局、布線、排版組合等均需要反覆斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計(jì)原則設(shè)計(jì)版圖。計(jì)原則設(shè)計(jì)版圖。 版圖設(shè)計(jì)與工藝相關(guān)，要充分了解工藝規(guī)范，根版圖設(shè)計(jì)與工藝相關(guān)，要充分了解工藝規(guī)范，根據(jù)工藝參數(shù)和工藝要求合理設(shè)計(jì)版圖和工藝。據(jù)工藝參數(shù)和工藝要求合理設(shè)計(jì)版圖和工藝。 全定制設(shè)計(jì)要求

20、開關(guān)電源開關(guān)電源舉例：cmos opamp Block diagram of a general, two-stage op ampDesign of CMOS Op Amps Steps: 1.) Choosing or creating the basic structure of the op amp. 2.) Selection of the dc currents and transistor sizes. Most of the effort of design is in this category. Simulators are used to aid the designer

21、 in this phase. The general performance of the circuit should be known a priori. 3.) Physical implementation of the design. Layout of the transistors Floorplanning the connections, pin-outs, power supply buses and grounds Extraction of the physical parasitics and resimulation Verification that the l

22、ayout is a physical representation of the circuit. 4.) Fabrication 5.) Measurement Verification of the specificationsBoundary Conditions and Requirements for CMOS Op AmpsBoundary conditions:1. Process specification (VT, K, Cox, etc.)2. Supply voltage and range3. Supply current and range4. Operating

23、temperature and rangeRequirements 1. Gain 2. Gain bandwidth,GB 3. Settling time 4. Slew rate,SR 5. Common-mode input range, ICMR 6. Common-mode rejection ratio, CMRR 7. Power-supply rejection ratio, PSRR 8. Output-voltage swing 9. Output resistance 10. Offset 11. Noise 12. Layout area小信號模型小信號模型PSRRP

24、SRR的測量與計(jì)算的測量與計(jì)算Why Should the Cascode Technique be Used? First stage - Good noise performance Requires level translation to second stage Degrades the Miller compensation Second stage Self compensating Increases the efficiency of the Miller compensation Increases PSRRHigh performance op amps一、基準(zhǔn)電壓源的用

25、途一、基準(zhǔn)電壓源的用途二、研究內(nèi)容二、研究內(nèi)容三、基準(zhǔn)電壓源的設(shè)計(jì)方法三、基準(zhǔn)電壓源的設(shè)計(jì)方法四、帶隙基準(zhǔn)電壓源的原理四、帶隙基準(zhǔn)電壓源的原理五、主要性能指標(biāo)五、主要性能指標(biāo)六、帶隙基準(zhǔn)電壓源設(shè)計(jì)考慮六、帶隙基準(zhǔn)電壓源設(shè)計(jì)考慮A/D，D/A轉(zhuǎn)換器轉(zhuǎn)換器電壓調(diào)節(jié)器電壓調(diào)節(jié)器比較器比較器集成傳感器集成傳感器濾波器濾波器穩(wěn)壓器穩(wěn)壓器RF等模擬電路等模擬電路低的電源電壓應(yīng)用低的電源電壓應(yīng)用高電源抑制比高電源抑制比低的溫漂低的溫漂低功耗和噪聲低功耗和噪聲BJT組成的帶隙基準(zhǔn)電壓源組成的帶隙基準(zhǔn)電壓源工作在亞閾值區(qū)的基準(zhǔn)電壓源工作在亞閾值區(qū)的基準(zhǔn)電壓源MOS管閾值電壓管閾值電壓Vth為基準(zhǔn)的參考電壓源為基

26、準(zhǔn)的參考電壓源 基準(zhǔn)源模塊分析與設(shè)計(jì)基準(zhǔn)源模塊分析與設(shè)計(jì) 基準(zhǔn)源分為并聯(lián)基準(zhǔn)源和串聯(lián)基準(zhǔn)源，最大不同是三端串聯(lián)模式電壓基準(zhǔn)不需要外部電阻，并且靜態(tài)功耗要小得多。并聯(lián)基準(zhǔn)源常見的是齊納基準(zhǔn)源，串聯(lián)基準(zhǔn)源最常見的是帶隙基準(zhǔn)源，兩者的特點(diǎn)見下表： 右面列出了四種常用的基準(zhǔn)源結(jié)構(gòu)：、帶隙基準(zhǔn)電壓源基本工作原理4expgmSEIBTkTlnCSBETTSSIIVVVTTIIT0(4)1.5/gB EToEVm Vqm VCT ()()0.087/ToKTVqmVCTTREFBETVVKV（K約為17.2)12(ln )(1)1REFBETRVVVnR基準(zhǔn)輸出電壓基準(zhǔn)輸出電壓溫度系數(shù)溫度系數(shù)電源抑制比電源

27、抑制比電源電流電源電流噪聲處理能力噪聲處理能力電源電壓（最低工作電壓可達(dá)電源電壓（最低工作電壓可達(dá)1V）基準(zhǔn)輸出參考電壓（基準(zhǔn)輸出參考電壓（0.6V）溫度系數(shù)（溫度系數(shù)（20ppm/)電源抑制比（電源抑制比（50dB）功耗（功耗（30uW）電路實(shí)現(xiàn)電路實(shí)現(xiàn)版圖設(shè)計(jì)版圖設(shè)計(jì)采用采用0.6um CMOS工藝工藝采用采用CMOS橫向寄生橫向寄生BJT技術(shù)技術(shù)Q1和和Q2發(fā)射極面積之比為發(fā)射極面積之比為8電阻的電阻率盡可能低電阻的電阻率盡可能低電路盡可能對稱，減小失調(diào)電路盡可能對稱，減小失調(diào)三、設(shè)計(jì)工具三、設(shè)計(jì)工具 模擬電路模擬電路Simulator T-Spice Pro SmartSpice El

28、do 電路圖仿真電路圖仿真/物理設(shè)計(jì)環(huán)境物理設(shè)計(jì)環(huán)境 COSMOS SE/LE 數(shù)字?jǐn)?shù)字/模擬混合信號仿真模擬混合信號仿真 HSPICE/NanoSim 混合信號混合信號 Simulator ICAP/4 Static Noise 解析工具解析工具 SeismIC Model Generator NeoCell 模擬電路設(shè)計(jì)工具模擬電路設(shè)計(jì)工具 MyAnalog Station 電路仿真工具電路仿真工具 Star-Hspice Star-SimStar-Time 電路圖編輯器電路圖編輯器 Scholar S-edit 模擬、射頻及混合信號仿真模擬、射頻及混合信號仿真 Cadence Analo

29、g Design Environment 層次化原理圖輸入工具層次化原理圖輸入工具 Virtuoso Composer 原理圖輸入原理圖輸入 Orcad Capture CIS, Concept HDL Capture CIS, 原理圖仿真原理圖仿真 Pspice NC Desktopcadence全定制全定制ic設(shè)計(jì)工具設(shè)計(jì)工具A、Virtuos Schematic Composer : IC Design Entry 它是可以進(jìn)行它是可以進(jìn)行混合輸入的原理圖混合輸入的原理圖 輸入方式。支持輸入方式。支持 vhdl/hdl語言的文本輸入。語言的文本輸入。B、Affirma Spectra 高

30、級電路仿真器和高級電路仿真器和hspice一類的仿真器。一類的仿真器。C、Virtuos Layout Editor版圖編輯版圖編輯 它支持參數(shù)化單元，應(yīng)該是一它支持參數(shù)化單元，應(yīng)該是一個(gè)很好的特性。個(gè)很好的特性。D、Virtuoso Layout Synthesizer 直接的直接的layout生成工具，小規(guī)模設(shè)生成工具，小規(guī)模設(shè)計(jì)環(huán)境計(jì)環(huán)境E、Assura 驗(yàn)證驗(yàn)證 環(huán)境，包括環(huán)境，包括diva、dracula驗(yàn)證和參數(shù)提取包驗(yàn)證和參數(shù)提取包 G 、ICCragtsman 布局設(shè)計(jì)的環(huán)境。在面向布局設(shè)計(jì)的環(huán)境。在面向ip的設(shè)計(jì)中比較合適。的設(shè)計(jì)中比較合適。模擬仿真過程（）模擬仿真過程（）原

31、理圖輸入原理圖輸入模擬仿真過程（）模擬仿真過程（）Spice網(wǎng)表激勵(lì)文件網(wǎng)表激勵(lì)文件模擬仿真過程（）模擬仿真過程（）顯示仿真波形顯示仿真波形、多晶圓項(xiàng)目工程流片、多晶圓項(xiàng)目工程流片 多項(xiàng)目晶圓多項(xiàng)目晶圓(Multi Project Wafer，簡稱，簡稱MPW)就是將多種具有相同工藝的集成電路設(shè)計(jì)就是將多種具有相同工藝的集成電路設(shè)計(jì)放在同一圓片上流片，流片后，每個(gè)設(shè)計(jì)項(xiàng)目可放在同一圓片上流片，流片后，每個(gè)設(shè)計(jì)項(xiàng)目可以得到數(shù)十片芯片樣品。而實(shí)驗(yàn)費(fèi)用就由所有參以得到數(shù)十片芯片樣品。而實(shí)驗(yàn)費(fèi)用就由所有參加加MPW的項(xiàng)目按照芯片面積分?jǐn)偅瑯O大的降低的項(xiàng)目按照芯片面積分?jǐn)?，極大的降低了實(shí)驗(yàn)成本，對了實(shí)驗(yàn)

32、成本，對IC設(shè)計(jì)人才的培養(yǎng)，及新產(chǎn)品設(shè)計(jì)人才的培養(yǎng)，及新產(chǎn)品的開發(fā)研制均有相當(dāng)大的促進(jìn)作用。的開發(fā)研制均有相當(dāng)大的促進(jìn)作用。MPW示例示例MPW流程流程支撐工藝支撐工藝華潤上華華潤上華ProcessesMix Mode 0.6um DPDM CMOS Mix Mode 0.5um DPDM Depletion CMOS Logic 0.5um 5V DPDM/TM CMOSLogic 0.5um LV DPDM/TM CMOS 選題介紹選題介紹基本上機(jī)實(shí)踐基本上機(jī)實(shí)踐實(shí)驗(yàn)實(shí)驗(yàn)1 sun工作站及工作站及UNIX操作系統(tǒng)使用操作系統(tǒng)使用 實(shí)驗(yàn)實(shí)驗(yàn)2 集成電路設(shè)計(jì)軟件使用集成電路設(shè)計(jì)軟件使用 實(shí)驗(yàn)實(shí)

33、驗(yàn)3 模擬集成電路的計(jì)算機(jī)模擬與仿真模擬集成電路的計(jì)算機(jī)模擬與仿真 實(shí)驗(yàn)實(shí)驗(yàn)4 數(shù)字集成電路的計(jì)算機(jī)模擬與仿真數(shù)字集成電路的計(jì)算機(jī)模擬與仿真 實(shí)驗(yàn)實(shí)驗(yàn)5 集成電路版圖設(shè)計(jì)集成電路版圖設(shè)計(jì) 實(shí)驗(yàn)實(shí)驗(yàn)6 MOSIC功能和參數(shù)測試功能和參數(shù)測試 模擬部分模擬部分濾波器設(shè)計(jì)濾波器設(shè)計(jì) Design of Filter比較器設(shè)計(jì)比較器設(shè)計(jì) Design of Comparator高性能高性能CMOS運(yùn)放運(yùn)放 High performance op amps high unity-gain bandwidth A high-speed CMOS op-amp A low-voltage CMOS op a

34、mp high CMRRLNA High-Swing鎖相環(huán)回路（鎖相環(huán)回路（phase-locked loop）能隙參考電壓源能隙參考電壓源 (Bandgap Reference)直流電源轉(zhuǎn)換器直流電源轉(zhuǎn)換器(DC - DC Converter)低壓差低壓差 (ldo)穩(wěn)定電源（穩(wěn)定電源（lowdropout）數(shù)字部分?jǐn)?shù)字部分高速高速4bit 全加器全加器 (High-Speed 4-Bit Adder)8位位ALU(8-bit ALU)串并轉(zhuǎn)換器串并轉(zhuǎn)換器改良改良Radix-2 架構(gòu)之架構(gòu)之4*4數(shù)組乘法器數(shù)組乘法器(A improved Radix-2 4*4array multiplier)Design a Low Power 10 bits A/D Converter8位微處理器位微處理器(8bit cpu)LCD驅(qū)動(dòng)電路驅(qū)動(dòng)電路 Driver Circuit 數(shù)字電路設(shè)計(jì)舉例數(shù)字電路設(shè)計(jì)舉例要求設(shè)計(jì)一位串并轉(zhuǎn)換電路要求設(shè)計(jì)一位串并轉(zhuǎn)換電路結(jié)構(gòu)框圖結(jié)構(gòu)框圖時(shí)序圖時(shí)序圖 集成電路芯片設(shè)計(jì)報(bào)告內(nèi)容集成電路芯片設(shè)計(jì)報(bào)告內(nèi)容、設(shè)計(jì)應(yīng)用背景（必要性，改進(jìn)創(chuàng)新之處）、設(shè)計(jì)應(yīng)用背景（必要性，改進(jìn)創(chuàng)新之處） 、方案論證（特點(diǎn)，系統(tǒng)架構(gòu)確定，原理分析）、方案論證（特點(diǎn)，系統(tǒng)架構(gòu)確定，原理分析） 、指標(biāo)設(shè)計(jì)（確定工藝，參數(shù)估算）、指標(biāo)設(shè)計(jì)（確定工藝，參數(shù)