FPGA開發(fā)板硬件設(shè)計方案070516

1、SYNERTONE 協(xié)同! L回協(xié)同集團北京研發(fā)中心文檔基本信息文檔級別總頁數(shù)13FPGA開發(fā)板硬件設(shè)計方案編制人宋波所在部門硬件開發(fā)審核人曹占生編制日期2007-6-8FPGA開發(fā)板硬件設(shè)計方案引言在FPGA選型報告中，我們闡明了產(chǎn)品用途和設(shè)計目標，列出了具體的規(guī)格需求并最終選定了 Altera stratixII EP2S180F-1020作為FPGA器件，本文將詳細說明FPGA整體設(shè)計方案。一、 器件布局1、器件總體布局圖咼速A/DRJ45以太網(wǎng)高速A/D擴展口 24PinO20X0URS-232RS-232高速A/D高密 connectorIPOWER SUPPLY: 16V 大電流開

2、關(guān)穩(wěn)壓器：5V、3.3V、1.8V、1.2VLDO: 2.8VDC/DC: 12VDC/DC: -5V高速A/DCrystalJTAG高速D/ASRAMMICTORSD Card高速D/A高速D/ArrLcennoc 密高FLASHFPGAEP2S180roLcennoc 密高SD Card高速D/A音頻A/D音頻A/DDDR SDRAM鍵盤音頻D/ASharp LCD音頻D/ACMOS攝像頭4X PCI-Express 接口2、器件總體布局考慮因素?實用性：將各種應用接口布置在板邊方便使用，包括高速A/D D/A的SMA端子、音頻 A/D D/A 的 RCA 端子、攝像頭 Connector

3、、LCD Connector、鍵盤接口、RJ-45 接口、RS-232 接口、USB2.0 OTG 接口、CF Card（可選）、SD Card、Power supply端子、擴展口；PCI-e和DDR存儲器接口可放置于板內(nèi)。電磁兼容：將電源集中放置在右上角區(qū)域，做好接地和濾波設(shè)計；將高速A/D、D/A器件集中放置在左側(cè)，盡量縮短信號線的走線距離并避免交叉線。產(chǎn)品升級：將FPGA開發(fā)板分為了基板和核心板兩個部分，上圖紅色框區(qū)域為基 板，綠色框區(qū)域為核心板，板間用高速Connector連接，向后開發(fā)只需重新設(shè)計核心板，可節(jié)省大量開發(fā)時間和費用。功能說明1、FPGA742 I/O Pin外接 2*

4、 64MB DDR SDRAM ,可選 MICRON、INFINEON 和 SAMSUNG 任一家產(chǎn) 品，另外在基板上再擴展一接口以滿足更大容量需求外接 128MB FLASH外接 256KB*16 SRAM155.52 MHz /100 MHz /33.3 MHz /25MHz 時鐘源數(shù)字程控邏輯芯片外接12V風扇降溫主要器件：FPGA EP2S180128Mb FLASH AM29LV128MH113REI256K*16 SRAM IDT71V416510PH64MB DDR SDRAM MT46LC16M16A2數(shù)字程控邏輯芯片 EPM1270F256C32、電源電源為模擬和數(shù)字器件提供

5、穩(wěn)定可靠的直流電壓，設(shè)計核心要素包括：? DC 16V/3.75A輸入端子，F(xiàn)use保護?電源輸入端使用共模抑制電感? ESD二極管保護、反向電壓保護和濾波鉭電解電容5V、3.3V、1.8V、1.2V? LED指示燈? 選用高效率大電流容量的開關(guān)穩(wěn)壓管提供? 選用大電流容量1.5A的LDO提供2.8V? DC/DC提供12V/0.5A 風扇電源? DC/DC提供-5V運放電源?使用專用電源電感支持大電流容量? 電源PCB Layout注意點（參考下文說明），還要參考各芯片 Datasheet中關(guān)于Layout 的說明事項?主要器件：開關(guān)穩(wěn)壓管LM2678 LTC3728 LTC17781.8V

6、 LDO LT196312V DC/DC LTC1872-5V DC/DC LTC3704電源電感 TOKO 919AS系列電解電容 一180UF100UF10UF56UF 等三極管和場效應管ESD二極管、保險管、Zenar二極管、肖特基二極管、LED直流風扇12V/0.2A3、高速A/D高速A/D用于數(shù)字通信接收機IF采樣功能，將模擬信號轉(zhuǎn)化為數(shù)字信號供給FPGA做處理，設(shè)計核心要素包括：? 四路 125Msps，12bit 高速 A/D，推薦使用 AD9233BCPZ-125?輸入電壓：1.8V（模擬），3.3V（數(shù)字），其中1.8V耗電220mA，四路要880mA，要使用大電流容量穩(wěn)壓管

7、供電，因為是高速芯片，每個供電管腳接0.1uF去耦電容? RF/IF輸入，經(jīng)Transformer轉(zhuǎn)換為兩路信號，2Vp-p輸入，Transformer后端RC網(wǎng) 絡(luò)要根據(jù)輸入信號的頻率而變換Freqe ncy ran ge(MHz)RC(pF)07033157020033520030015530015NC? 125MHz有源晶振時鐘，經(jīng) Transformer轉(zhuǎn)換為差分信號 CLK+/CLK-，一個晶振可 負載兩個A/D芯片?利用肖特基二極管對輸入的模擬和時鐘信號電平進行鉗制? I2C 控制指令（SCLK/SDIO）? A/D Data輸出經(jīng)Buffer進入FPGA，前后加20100歐姆電阻

8、有助于減少 overshooting 和 ringing?主要器件：A/D Con verter AD9233BCPZ-125125MHz Crystal CB3LV-3CTran sformer ADT1-1WT/ETC1-1-13Buffer 74VCX162244Schottky Diode HSMS28124、高速D/A高速D/A用于數(shù)字寬帶通信，將數(shù)字信號轉(zhuǎn)化為模擬信號供給下一級做處理，設(shè) 計核心要素包括：四路125Msps，12bit高速D/A，推薦使用 AD9752輸入電壓：5V（模擬 數(shù)字），0.1uF去耦、1uF濾波電容125MHz有源晶振時鐘，單端輸入，一個晶振可負載兩個

9、D/A芯片 模擬差分信號輸出，電阻網(wǎng)絡(luò)調(diào)整輸出共模電壓數(shù)字信號輸入端接上拉和下拉電阻（可選）主要器件：D/A Co nverter AD9752125MHz Crystal CB3LV-3CTran sformer ADT1-1WT<7 SYME R TONE5、Audio A/DFPGAAudio A/D用于數(shù)字音頻接收機采樣功能，將模擬信號轉(zhuǎn)化為數(shù)字信號供給 做處理，設(shè)計核心要素包括：? 兩路 Stereo，16bit Audio D/A，推薦使用 AD1877? 輸入電壓：5V（模擬數(shù)字），O.luF、10nF去耦、1uF濾波電容?12.288MHz有源晶振時鐘，單端輸入，一個晶振

10、可負載兩個A/D芯片?左右兩聲道模擬輸入? TTL串行數(shù)據(jù)輸出?主要器件：Audio A/D Co nverter AD187712.288MHz Crystal6、Audio D/AAudio D/A用于將數(shù)字音頻信號轉(zhuǎn)化為模擬信號，設(shè)計核心要素包括：? 兩路 Stereo，24bit Audio A/D，推薦使用 AD1853? 輸入電壓：5V（模擬數(shù)字），0.1uF濾波電容?12.288MHz有源晶振時鐘，單端輸入，一個晶振可負載兩個A/D芯片?左右兩聲道模擬差分輸出?運放和低通濾波，采用土5V供電，如果聲音效果不佳，還可采用外接直流電源土15V供電?喇叭和耳機兩種音頻輸出方式? 主要器

11、件：Audio D/A Co nverter AD185312.288MHz CrystalOP275運放器LA4525喇叭功放LA4536A耳機功放三、接口說明1、RS-232? 兩路 RS-232 Transceiver，9Pin 標準 RS-232 接口，接口定義為 DCDRXDTXDDTRGNDDSRRTSCTSRI?一路選用 MAX3380，2TX/2RX 普通 Transceiver，傳輸速率 460kbps，連接RXDCTSTXDRTSGND?一路選用 MAX3245，3TX/5RX 高速Transceiver，傳輸速率1Mbps，全部連接2、RJ-45?一路以太網(wǎng)控制器，ISA

12、 BUS接口，推薦使用 CS8900A? 輸入電壓：3.3V（模擬數(shù)字），0.1uF去耦電容? 20MHz無源晶振時鐘，雙端輸入? TX/RX差分信號輸出?雙向 buffer?主要器件：以太網(wǎng)控制器 CS8900ABuffer 74VCX163245 20MHz CrystalNVRAM AT93C46A內(nèi)部集成 X'FMR的RJ-45接口3、USB 2.0 OTG?兩路高速（全速）USB 2.0 OTG Transceiver，推薦使用 ISP1504A?輸入電壓：5V3.3V2.8V1.8V，0.1uF濾波電容，利用電源分配開關(guān)提供5V電壓給USB接口?19.2MHz無源晶振時鐘，

13、雙端輸入?一路標準 USB接口，接口定義為 5VD-D+GND? 一路 Mini USB 接口，接口定義為 5VD-D+IDGND , ID 連接 Transceiver ID 引腳, 標準USB接口沒有該功能，Transceiver ID引腳經(jīng)1K電阻接地?主要器件：高速（全速）USB 2.0 OTG Transceiver ISP1504A19.2MHz Crystal雙路USB電源分配開關(guān) MIC2536ESD Filter IP4059 （可選）4、CMOS攝像頭? CMOS攝像頭接口沒有固定標準，可以采用48Pin CSI Connector，包括CSI數(shù)據(jù)傳輸（MCLKFVLVPI

14、XCLKDA TA15:0）、GPIO 傳感器控制（RESETPOWD）、I2C （SDA SCLK）和電源供電四個部分? 輸入電壓：2.8V1.8V（模擬數(shù)字），0.1uF濾波電容?一般攝像頭都是8bit數(shù)據(jù)?信號接上拉電阻，最好都通過buffer驅(qū)動和FPGA通信?我們現(xiàn)在有一個 Freescale的CMOS攝像頭，48Pin CSI Connector接口，只需安裝驅(qū)動程序即可5、CF&SD Card? CF&SD都可作為外設(shè)存儲器，SD卡可兼容MMC卡，3.3V輸入電壓? SD 9Pin 結(jié)構(gòu)，接口定義為 Data2Data3CMDgnd3.3VCLKgndData0D

15、ata1 , FPGA 輸出的Data可直接連接外設(shè)存儲器? MMC 7Pin結(jié)構(gòu)，兩側(cè)比 SD卡各少一個 Data pin? CF 50Pin結(jié)構(gòu)較復雜，從功能上說，SD可以實現(xiàn)大容量存儲，個人認為不需要再在板上設(shè)計CF接口?接口選擇：CF SAMTEC CFT-150（可選）& JTAGJTAG有20Pin和14Pin兩種標準接口，兩者電氣特性一致，沒有本質(zhì)差別 我們選用20Pin結(jié)構(gòu)，接口定義為Pin nodescriptionPin nodescriptionPin nodescriptionPin nodescription1Vref6GND11RTCK16GND2VCC7T

16、MS12GND17NC3TRST8GND13TDO18GND4GND9TCK14GND19NC5TDI10GND15SRST20GNDSYMERTOWE Li Hl冋怡畫? TRSTTDITMSNRST可接不高于10K上拉電阻防止誤觸發(fā)? TCK'RTCK可接不高于10K下拉電阻防止誤觸發(fā)? VCC3.3V供電，Vref也可直接連接 3.3V7、鍵盤外接鍵盤采用20PIN接口 接口定義如下圖PinSignalDescrlptn1vcc4rS Wit |Xl關(guān)白2NCNO GQN MEd IONaUART2 RXDKEY COL7COLUftitN 7 BidutMiwwl yiLprn

17、l utmJ Ivkrypd4UART2_RTSKEY ROW6KEYRW FfUA' 6 EJidiredtoralu&ed la scan a 屬ypxlSUART2_TXDKEVJCOL6KEYPAD COLUMN 6 Bidirecbcral 引Rai used to scan a keypad&UART2_CTSKEYRAD ROW 7 Bidi rector al signal used lo scan a ke'pd7KP COL5KEYPAD COLUMN 5Bidirediocal slgnnl uud fo scab t keypadEKP_

18、R0WfiKEYfiftD AOW 6 &dir«ciHjr-il f爭曲 u；»d Io ecnn a keypadPKE¥RD COLUMN 4 &dir«l»onal signal ueod Ipkgypd10KP_ROW4KEYPAD ROW 4 Bidirectoral signal used lo scan a keypad11KP.COLBKf-VPAD COLUMN S Binirftirrral :嗎Efil U5f： 1o sc.m 3 kflypad12KF FKJW3KEYFftD ROW 3 Bidir

19、祀t*owl 引叭usd Vo scam a kfpd13KF COt2KE/R4D COLUMN 2 Bidirotfiorl ?ir；nal used to scan a keypad14KPROWZKEVRftD ROW 2 Bidi redmifjI signalH u 陰d Iq scan! g keypad15KP COL1KEyRD COLUMN 1 日id胡toed eignM uMd to ic&r a k*y|Md16KP_ROW1KEYRftD ROW 1 Bitlir*ci*url 凹$wil used Io scorii a ktyped17KP-CCLUKE

20、YPAD COLUMN C diredionai si事lai usedl Io山 keypad1fiKP.ROWOKEYFAD FK)W 0 Bidiretlknnal signal used io scant a keypad19NCMO CONNECTION20GNDGROUND8、LCD 接口配合我們目前有的一套 34PIN SHARP LCD接口，接口定義如下:VCCFGNDOE ACD34FLM V&YNC SPS1P_HYSYNC5*6LSCLKLD5_B573LD 斗 B4LD3_B3&«10LD2_B2LD11_G511«12L0W_G4L

21、D9_G31b<*14LD3_G2LD17_R5祐«1BLD10_FMLtJ15_R317*1BLD74_R2CONTRASTi<-20LCDONSPL_SPFi21*«REVPS232ACLSLD1_R125V2LonmLD7_G127«29LD6_G0LD13_R12930LDt2_R0TOP3132BOTTOMLEFT334-34RIGHT40PIN并口 LCD，接口定義如下圖/力 SYMERTON EIPU_VS¥NGH01 2ipu.lhoIPU_LD13* 4IPU-LD3IFU.LD36* 6IPU.LL4IPU.LD57* 8

22、IPU_LDI7IPU.LD8910IPU_LD7IPU_LD611 12IPU_PAR RSTLCDASTO13« 14IPU WFlIPU LD915« «163V3IPU_LD11F 1BIPU.LDIOIPU_LD1319 *20GNDIPU_LD1521 22IHJ_LD12IPU_LC3023 24IPU_LD14I PU_RL；£5v -26IPU_LD1GLED_MD1£7426Pf/I_VBL ILLEDJMD2 «知L£D_UD3LED_MD431* -32NCGSR33 34CVDD_2 775VLED

23、 KP軸 36NCDVDD L9V37«38NVCCGPIO139* *40GPIO216PIN串口 LCD，接口定義如下圖DVDD 1,8V1 a23V3IPU.SD.CLK 3-v *4 IPU_SD_D_IOSERLCD CS 5 «6 IPU SER RSTLCDRST2 7 ft IPU SD D IGND 9« 10 CVDD_2775VLED_AD1 11 12 PM_VBLITELED.AD2 19 14 LED_KPGPIO1 15« «16 GPIO2?5V/3.3V/2.8V/1.8V 供電，加 10uF 濾波電容9、MI

24、CTORTektro nix and Agile nt logic an alyzer conn ectorsAgile nt有90Pin、40Pin兩種標準接口，我們選用40Pi n接口，3.3V供電要和JTAG TRST/TDI/TDO/TCK/TMS 五個引腳連接數(shù)據(jù)和時鐘引腳可根據(jù) Agile nt式樣書布線MICTOR選擇依賴邏輯分析儀設(shè)備廠家的標準，不同的廠家標準不同，也可參考FS2公司的產(chǎn)品說明，對應38Pin Mictor10、板間高密度高速接口現(xiàn)在還不能確定基板和核心板間有多少線需要連接，SAMTEC DPAF-3.0高密接口有184Pin，占用面積合適（1*5cm ），圍繞

25、核心板邊放置 4個高密接口可以有 4*184=736Pin 應該可以滿足設(shè)計需求。高密接口必然帶來信號的損失，影響信號傳輸?shù)乃俣?，選擇知名廠家產(chǎn)品尤為重要。一個高密連接器有四組位置對稱引腳便于排列，引腳序號如下圖：A45 <?OB2D1 D2C1 C2QO QQ°° O。°QO O q o OQo o Q o OQ°° O 0 °0O o o Q OQo o Q Q O0O O Q Q OOo o Q Q OQo o Q o OQo o Q o OQO O o o OOo o Q o OOo o Q o OQ°

26、6; o 0 °QO o o o OQO o o o OO° ° o O °O° ° o o°Oo o o o oOO O o o oOO O o o oOO O o o ° o ooB1OA1A2A4611、擴展口擴展口種類較多，選擇主要看應用，我選3*24pin接口。根據(jù)應用選擇放置位置。上側(cè)擴展口用來擴展 USB、UART和I2C，右下角兩個擴展口一個用來擴展 SD和 KEYPAD，另一個作為 GPIO預留口。12、PCI-Express 接口PCI-Express的接口有1X、2X、4X、8X、12X、16

27、X、32X多種標準，選擇較常見 的4X PCI-Express接口。接口定義如下表：PinSide B ConnectorSide A Connector#NameDescriptionNameDescription1+12v+12 volt powerPRSNT#Hot plug presence detect2+12v+12 volt power+12v+12 volt power3RSVDReserved+12v+12 volt power4GNDGroundGNDGround5SMCLKSMBus clockJTAG2TCK6SMDATSMBus dataJTAG3TDI7GNDGro

28、undJTAG4TDO8+3.3v+3.3 volt powerJTAG5TMS9JTAG1+TRST#+3.3v+3.3 volt power103.3Vaux.3v volt power+3.3v+3.3 volt powerSYNERTOhlE1LJ 円 lEffr 同11WAKE#Link ReactivationPWRGDPower GoodMechanical Key12RSVDReservedGNDGround13GNDGroundREFCLKReference Clock14-HSOp(O)Transmitter Lane 0,REFCLKDifferential pair15

29、HSOn(O)Differential pairGNDGround16GNDGroundHSIp(O)Receiver Lane O,17PRSNT#;Hotplug detectHSIn(O)Differential pair18GNDGroundGNDGround19HSOp(1)Transmitter Lane 1,RSVDReserved20HSOn(1)Differential pairGNDGround21GNDGroundHSIp(1)Receiver Lane 1,22GNDGroundHSIn(1)Differential pair23HSOp(2)Transmitter L

30、ane 2,GNDGround24HSOn(2)Differential pairGNDGround25GNDGroundHSIp(2)Receiver Lane 2,26GNDGroundHSIn(2)Differential pair27HSOp(3)Transmitter Lane 3,GNDGround28HSOn(O)Differential pairGNDGround29GNDGroundHSIp(3)Receiver Lane 3,30RSVDReservedHSIn(3)Differential pair31PRSNT#；Hot plug detectGNDGround32GN

31、DGroundRSVDReserved13、DDR （DDR2）接口DDR采用184PIN DIMM 結(jié)構(gòu)，金手指每面 92PIN，金手指上有一個卡口； DDR2 采用240PIN DIMM 結(jié)構(gòu)，金手指每面 120PIN，金手指上有一個卡口。DDR是一個高速而復雜的接口，由于將接口放置于底板上，和FPGA之間的數(shù)據(jù)通信距離加長且通過高密連接器對信號完整性產(chǎn)生一定的影響，因此DDR PCB Layout至關(guān)重要，主要需要考慮反射（阻抗匹配問題） 、串擾（信號相互干擾問題）、地彈（電 源性能）三大問題。選擇184 PIN DIMM 結(jié)構(gòu)DDR，包括64根數(shù)據(jù)+17根地址+6時鐘+片選+行列選通，

32、接 口定義如下表：PIN信號線定義信號線定義信號線定義信號線定義1SMBCLKSMBDATAVDDSA22WPGNDSA1SAO3D59D58VDDD63/ FT SYNERTOME4DQS#7VDDD62DQM75D57D56GNDD616VDD/DGNDD60NC7D51D50VDDD558DQS#6VDDD54DQM69DCLK2DCLK2#VDDNC10GNDD49D53D5211D48NC/CS2VDDNC/CS312VDDD43D47D4613D42DQS#5GNDDQM514GNDSCASA#CS#1CS#015D41SWEA#VDDD4516VDDD40SRASA#D4417D

33、35SBS0GNDD3918GNDD34D38DQM419DQS#4D33VDDD3720VDDD32D36GND定位卡定位卡定位卡定位卡PIN信號線定義信號線定義信號線定義信號線定義1SBS1CB3CB7VDD2GNDCB2CB6A103A0DQS8DQM8GND4VDDCB1DCLK0#DCLK05CB0A1VDDCB56GNDA2CB4D317D27D26GNDD308VDDA4A3BQM39DQS#3D25VDDD2910GNDD24D28A611A5D19GNDD2312VDDA7A8D2213D18A9VDDDQM214GNDDQS#2A11D2115D17D16GNDA1216V

34、DDCKE0D20BA217D11D10VDDCKE118GNDDCLK1#D15D1419DCLK1VDDVDDDQM120DQS#1D9D13D1221D8GNDVDDA1322NCNCNCNC23D3VDDGNDD724D2DQS#0D6DQM025D1GNDVDDD526D0VREFD4GND四、PCB Layout 說明1、PCB選材考慮到高速PCB的電磁兼容和信號完整性問題，采用FR-4材質(zhì)PCB，介電常數(shù)在4.14.5之間。2、層和傳輸線Layout1)基板考慮到高速PCB的電磁兼容和信號完整性以及RF模擬信號問題，基板采用八層板 Layout，各層描述如下：Signal/GND

35、/Signal/Power/GND/Signal/GND/Signal ;傳輸線sig nalgnd sig nal power gnd sig nal gndsig nal為50歐姆特征阻抗，設(shè)計說明請參考下圖：5mil12mil12mil10mil不固定，可根據(jù)板厚而定，可定為12mil12mil5mil銅箔層(signal/gnd/power)，厚度均為 1.4mil=35um. 介質(zhì)層，介電常數(shù) 4.1，介電層各層厚度如上圖標注 .頂層和底層高速傳輸線和RF線寬8mil，中間層高速傳輸線寬9mil，計算過程不贅述為確保開發(fā)板抗損壞，將整體板厚設(shè)計為2mm=79mil，這樣power和g

36、nd之間的介電層厚度為：79-12*4-5*2-1.4*8= 10mil.電源和地線走線原則上要比傳輸線更寬，這里不作線寬規(guī)定，視布線實際情況而定， 其他低速信號線和連接線也沒有明確要求。2) FPGA核心板核心板FPGA引腳較多，信號線連接復雜，采用14層板Layout，各層描述如下:Sig nal/GND/Sig nal/Sig nal/GND/Sig nal/Power/GND/Sig nal/GND/Sig nal/Sig nal/GND/Sig nal 設(shè)計說明請參考下圖：SYNEftTDMEKHtJl弗兩sig nalgndsig nalsig nal gndsig nal powergndsig nal gndsig nalsig nal gndsig nal銅箔層(signal/gnd/power) , signal 厚度均為 0.6mil , gnd/power 厚度均為 1.2mil 介質(zhì)