RocketIO收發(fā)器實(shí)現(xiàn)高速通信

1、rocketio收發(fā)器實(shí)現(xiàn)高速通信目前，多數(shù)計(jì)算機(jī)、處理設(shè)備和通信設(shè)備都采納并行，但隨著芯片性能不斷提升和系統(tǒng)越來越復(fù)雜，數(shù)據(jù)傳輸帶寬已成為提高系統(tǒng)性能的瓶頸。雖然增大并行總線寬度可以提高芯片與芯片之間、背板與背板之間的數(shù)據(jù)吞吐量，但是數(shù)據(jù)線的增多和傳輸速率的加快會(huì)使布線的難度提高，并且增強(qiáng)了信號(hào)延時(shí)和時(shí)鐘相位偏移。高速串行互連技術(shù)成為提高數(shù)據(jù)傳輸帶寬的有效解決途徑。新的串行總線技術(shù)不斷涌現(xiàn)，如新推出的串行總線標(biāo)準(zhǔn)有pci-express、rapidi()、10gigabit ethernet attachment unit interface(xaui)、hypertransport、inf

2、ini-band、sata等。新標(biāo)準(zhǔn)的迅速進(jìn)展及網(wǎng)絡(luò)與通信領(lǐng)域不斷增加的數(shù)字統(tǒng)一趨勢(shì)，對(duì)系統(tǒng)設(shè)計(jì)人員橋接這些標(biāo)準(zhǔn)和適應(yīng)不斷演變的標(biāo)準(zhǔn)提出了新的挑戰(zhàn)，需要具有新一代系統(tǒng)集成和靈便性的可編程解決計(jì)劃。公司的vir-tex-4 fx系列芯片內(nèi)置了rocketio，能夠提供622 mbs6.5 gbs的數(shù)據(jù)傳輸速率，并且支持多種高速串行通信協(xié)議，可以協(xié)助設(shè)計(jì)人員便利、靈便、牢靠地實(shí)現(xiàn)高速通信。1 設(shè)計(jì)要素1.1 時(shí) 鐘在virtex-4 fx系列fpga中每個(gè)rocketio multi-gigabit transceiver(mgt)有多個(gè)時(shí)鐘輸入。其中，參考時(shí)鐘有3種，按照不同的傳輸速率挑選不同的

3、參考時(shí)鐘。grefclk適用于單個(gè)mgt組且數(shù)據(jù)傳輸率低于1 gbs的狀況。refclk1和refclk2普通用于數(shù)據(jù)傳輸率高于1 gbs、低于6.5 gbs的狀況。時(shí)鐘精度和時(shí)鐘顫動(dòng)是評(píng)價(jià)時(shí)鐘質(zhì)量的兩個(gè)重要指標(biāo)。mgt模塊要求高精度的參考時(shí)鐘，mgt要求的時(shí)鐘精度為35010-6，mgt可容忍的輸入?yún)⒖紩r(shí)鐘顫動(dòng)公差最大為40 ps，所以從dcm中出來的時(shí)鐘(大于100ps)不能夠作為mgt的參考時(shí)鐘輸入。mgt的時(shí)鐘普通采納以下計(jì)劃解決：從片外輸入的差分時(shí)鐘必需經(jīng)過 rocketio模塊指定的差分時(shí)鐘引腳接入，然后經(jīng)過rock-etio模塊中的時(shí)鐘管理模塊gtllclk_mgt轉(zhuǎn)化成單端時(shí)鐘

4、，送到 refclk1或refclk2作為mgt的參考時(shí)鐘。mgt模塊的輸出時(shí)鐘txoutclk1、txout-clk2、rxrecclk1、rxrecclk2可以作為4個(gè)用戶用法的時(shí)鐘 txusrclk、txusrclk2、rxusrclk、rx-usrclk2的時(shí)鐘源；也可以作為dcm模塊的輸入，從而生成用戶所需的特定頻率的時(shí)鐘，提供應(yīng)系統(tǒng)其他模塊用法。參考時(shí)鐘的頻率由串行傳輸速率和時(shí)鐘參數(shù)設(shè)置來打算。表1是該試驗(yàn)中關(guān)于時(shí)鐘參數(shù)的設(shè)置。1.2 復(fù) 位mgt模塊中的復(fù)位分為發(fā)送部分的復(fù)位和接收部分的復(fù)位。發(fā)送部分的復(fù)位主要包括txpmareset和txpeset；接收部分的復(fù)位主要包括rxp

5、mare-set和rxpcsreset。txpmareset復(fù)位用于復(fù)位pma和重新初始化pma功能。其引腳電平為高時(shí)，復(fù)位pll控制規(guī)律和內(nèi)部的pma分頻器，同時(shí)也使發(fā)送器pll lock信號(hào)為低并且迫使tx pll舉行校驗(yàn)。txp-mareset引腳電平為高起碼要持續(xù)3個(gè)usrclk時(shí)鐘周期。當(dāng)txpcsreset引腳電平為高時(shí)，tx pcs模塊被復(fù)位。tx pcs模塊包括：tx fabric接口，8b10b，10gbase-r編碼器，tx緩沖器，64b66b擾碼器和10gbase-r自適應(yīng)同步器。 txpcsreset復(fù)位與txpmareset復(fù)位是互相自立，互不影響的。txpcsres

6、et復(fù)位的要求如下：在txpcsreset復(fù)位時(shí)，txusrclk和pcs的txclk時(shí)鐘必需已經(jīng)保持穩(wěn)定，以便初始化發(fā)送緩沖器。txpcsreset引腳電平為高，起碼要持續(xù)3個(gè)txusrclk或txusrclk2時(shí)鐘周期。在txpcsreset復(fù)位結(jié)束后，tx pcs模塊起碼需要5個(gè)時(shí)鐘周期(以txusrclk或txusrclk2中最長(zhǎng)的時(shí)鐘周期為準(zhǔn))來完成各個(gè)子模塊的復(fù)位。圖1是發(fā)送部分的復(fù)位時(shí)序圖。接收部分的復(fù)位時(shí)序圖和復(fù)位要求與接收部分類似，請(qǐng)參見xilinx公司技術(shù)文檔ug076.pdf。2 mgt的模塊及原理介紹發(fā)送的并行數(shù)據(jù)經(jīng)過8b10b編碼后，寫入發(fā)送端fifo，然后轉(zhuǎn)換成串行

7、差分?jǐn)?shù)據(jù)發(fā)送出去。接收端接收到的串行差分信號(hào)首先經(jīng)過接收端緩沖，然后經(jīng)過串并轉(zhuǎn)化器轉(zhuǎn)換成并行數(shù)據(jù)，再經(jīng)過8b10b解碼，寫入彈性緩沖，最后并行輸出。2.1 8b10b編8b10b編碼機(jī)制是由ibm公司開發(fā)的，已經(jīng)被廣泛采納。它是一種數(shù)值查找類型的編碼機(jī)制，可將8位的字符轉(zhuǎn)化為10位字符。轉(zhuǎn)化后的字符可以保證有足夠的跳變用于時(shí)鐘復(fù)原。 8b10b編碼具有“0”和“1”浮現(xiàn)的概率相等，直流基線漂移小，低頻重量小，功率譜帶寬較窄，顫動(dòng)小，以及能夠檢測(cè)輸入數(shù)據(jù)中的錯(cuò)誤等許多優(yōu)點(diǎn)。8b10b編碼可以分為256個(gè)數(shù)據(jù)字符和12個(gè)控制字符。數(shù)據(jù)字符，標(biāo)為d，用于傳輸數(shù)據(jù)；控制字符，標(biāo)為k，用于傳輸控制序列。

8、12個(gè)控制字符用于對(duì)齊、控制，以及將帶寬劃分為子通道。2.2 comma字符檢測(cè)和對(duì)齊virtex-4 rrocketio有可編程的逗號(hào)檢測(cè)，以便于實(shí)現(xiàn)10位字符的各種通信協(xié)議和檢測(cè)，通過對(duì)mcomma_10b_value、 dec_mcomma_detect、pcomma_10b_value、dec_pcomma_detect和comma_10b_mask這些參數(shù)的設(shè)置，可以實(shí)現(xiàn)隨意的8位或10位符號(hào)檢測(cè)。接收器在輸入數(shù)據(jù)流中掃描搜索comma字符。假如找到，解串器就調(diào)節(jié)序列邊界以匹配檢測(cè)到的comma字符序列，且掃描是延續(xù)舉行的。一旦對(duì)齊確定，全部后續(xù)comma字符的對(duì)齊均已確定。在隨意的

9、序列組合里，comma字符序列必需是唯一的。常用的k字符是12個(gè)k字符中的一個(gè)或多個(gè)。因?yàn)?k28.1、k28.5、k28.7這些字符的頭7位都是1100000，這種比特序列模式只可以在這些控制字符中浮現(xiàn)，因此，這些控制字符是十分抱負(fù)的對(duì)齊序列。2.3 時(shí)鐘修正在時(shí)鐘數(shù)據(jù)復(fù)原的作用下，從接收的串行數(shù)據(jù)流中解出時(shí)鐘的頻率和相位，普通將它的20分頻時(shí)鐘作為復(fù)原時(shí)鐘。在復(fù)原時(shí)鐘作用下從串行數(shù)據(jù)經(jīng)過解串器產(chǎn)生并行數(shù)據(jù)作為8b10b譯碼的輸入，譯碼后的數(shù)據(jù)進(jìn)入1652位的接收緩沖器。輸入緩沖器的輸人數(shù)據(jù)速率是由pcs rxclk的頻率打算的，而從緩沖器讀取端輸出的數(shù)據(jù)速率是由rxusrclk的頻率打算的

10、。因?yàn)閮蓚€(gè)時(shí)鐘會(huì)有差異，所以需要舉行時(shí)鐘修正。時(shí)鐘修正的基本原理是：在發(fā)送端，當(dāng)數(shù)據(jù)發(fā)送了一定的字節(jié)或數(shù)個(gè)數(shù)據(jù)包后，通過插入和發(fā)送一些特定的字節(jié)修正字符；在接收端，當(dāng)接收到這些字符后會(huì)自動(dòng)地丟棄或者重復(fù)來補(bǔ)償時(shí)鐘的差異。時(shí)鐘修正的核心工作是在比特流中搜索特定的字符序列。3 mgt的測(cè)試與驗(yàn)證本試驗(yàn)是在xilinx公司的ml405評(píng)估板上舉行的，用法2個(gè)mgt。其中，mgt1用來發(fā)送數(shù)據(jù)(通過mgt1_tx_n和mgt1_tx_p這對(duì)差分線)，mgt0用于接收數(shù)據(jù)(通過mgt0_tx_n和mgt0_tx_p這對(duì)差分線)。用法串行ata電纜(長(zhǎng)約100 cm)將它們銜接起來形成一個(gè)大環(huán)路，舉行數(shù)據(jù)

11、讀回測(cè)試。mgt驗(yàn)證明驗(yàn)的硬件框圖2所示。其中，gtll_init_tx模塊產(chǎn)生txpmareset、tx_pcsreset復(fù)位信號(hào)以及framegen模塊的復(fù)位信號(hào)；framegen模塊產(chǎn)生帶有comma字符的數(shù)據(jù)流，每次發(fā)送的數(shù)據(jù)位寬為32位；gtll_init_rx模塊產(chǎn)生rx_pmareset、 rx_pcsreset復(fù)位信號(hào)以及frame_check模塊的復(fù)位信號(hào)；frame_check模塊用來將發(fā)送的數(shù)據(jù)與實(shí)際接收到的來自于mgt0的并行輸出端口的數(shù)據(jù)舉行比較，假如檢測(cè)到不全都，則frame_check模塊的err_count計(jì)數(shù)器就加1，通過讀取該計(jì)數(shù)器的值和記錄mgt工作的時(shí)光就可以計(jì)算出該系統(tǒng)中mgt的錯(cuò)誤率。假設(shè)mgt的錯(cuò)誤率為，mgt的數(shù)據(jù)傳輸率為，mgt傳輸數(shù)據(jù)的有效時(shí)光為，err_count計(jì)數(shù)器的計(jì)數(shù)值為e，則有：試驗(yàn)中測(cè)得，e=319，=3 600s，=3 gbs。將上述數(shù)值代入式(1)，求得=2.95710-11。通過取不同的時(shí)光，每個(gè)對(duì)應(yīng)做多次試驗(yàn)，可以得到的范圍為 2.75210-11，3.16810-11。通過該試驗(yàn)可以發(fā)覺具mgt的牢靠性比較高，可以滿足我們的工程需求，具有很高的實(shí)際用法價(jià)值。結(jié) 語目前，系統(tǒng)對(duì)數(shù)據(jù)傳輸率的要求越來越高，高速串行互連技術(shù)因?yàn)閷r(shí)鐘與數(shù)據(jù)合并舉行傳輸，從而解決了高速并行數(shù)據(jù)