基于CPLD的系統(tǒng)中I2C總線的設(shè)計(jì)25198

1、基于CPLD的系統(tǒng)中I2C總線的設(shè)計(jì)  摘要： 在介紹總線協(xié)議的基礎(chǔ)上，討論了基于的系統(tǒng)中總線的設(shè)計(jì)技術(shù)，并結(jié)合工程實(shí)例設(shè)計(jì)了總線核，給出了部分源代碼和仿真結(jié)果。 關(guān)鍵詞： 總線 核 總線是公司推出的新一代串行總線，其應(yīng)用日漸廣泛。目前許多單片機(jī)都帶有總線接口，能方便地實(shí)現(xiàn)總線設(shè)計(jì)；對沒有總線的微控制器（），可以采用兩條口線進(jìn)行模擬。在以單片機(jī)為的系統(tǒng)中很容易實(shí)現(xiàn)總線的模擬擴(kuò)展，有現(xiàn)成的通用軟件包可以使用。 對有些基于的系統(tǒng)，要與帶有總線接口的外圍器件連接，實(shí)現(xiàn)起來相對復(fù)雜一些。為實(shí)現(xiàn)系統(tǒng)中的總線接口，可以另外引入單片機(jī)，也可以采用或者器件（公司推出的專用總線擴(kuò)展器）進(jìn)行擴(kuò)展，但這樣

2、會增加系統(tǒng)成本，使系統(tǒng)冗余復(fù)雜。像、等一些大公司有專用的基于器件的總線核，但這些核的通用性不強(qiáng)，需要的外圍控制信號較多，占用系統(tǒng)很大的資源，因此直接采用這種核不可取。 鑒于此，依照總線協(xié)議的時序要求，在基于的系統(tǒng)中開發(fā)了自己的總線核。對于一些帶有總線接口的外圍器件較少、對總線功能要求較簡單的系統(tǒng)，自主開發(fā)核顯得既經(jīng)濟(jì)又方便。 總線的協(xié)議 總線僅僅依靠兩根連線就實(shí)現(xiàn)了完善的全雙工同步數(shù)據(jù)傳送：一根為串行數(shù)據(jù)線（），一根為串行時鐘線（）。該總線協(xié)議有嚴(yán)格的時序要求?？偩€工作時，由時鐘控制線傳送時鐘脈沖，由串行數(shù)據(jù)線傳送數(shù)據(jù)。總線傳送的每幀數(shù)據(jù)均為一個字節(jié)（ ），但啟動總線后，傳送的字節(jié)個數(shù)沒有限制

3、，只要求每傳送一個字節(jié)后，對方回應(yīng)一個應(yīng)答位（ ）。發(fā)送數(shù)據(jù)時首先發(fā)送數(shù)據(jù)的最高位（）。 總線協(xié)議規(guī)定，啟動總線后第一個字節(jié)的高位是從器件的尋址地址，第位為方向位（“”表示主器件對從器件的寫操作；“”表示主器件對從器件的讀操作），其余的字節(jié)為操作的數(shù)據(jù)?？偩€每次傳送開始時有起始信號，結(jié)束時有停止信號。在總線傳送完一個或幾個字節(jié)后，可以使線的電平變低，從而使傳送暫停。 圖列出了總線上典型信號的時序，圖表示總線上一次完整的數(shù)據(jù)傳送過程。 依據(jù)總線的傳輸協(xié)議，總線工作時的具體時序如下： 起始信號（）：在時鐘為高電平期間，數(shù)據(jù)線出現(xiàn)由高電平向低電平的變化，用于啟動總線，準(zhǔn)備開始傳送數(shù)據(jù)； 停止信號（）

4、：在時鐘為高電平期間，數(shù)據(jù)線出現(xiàn)由低電平向高電平的變化，用于停止總線上的數(shù)據(jù)傳送； 應(yīng)答信號（）：總線的第個脈沖對應(yīng)應(yīng)答位，若線上顯示低電平則為總線“應(yīng)答”（），若線上顯示高電平則為“非應(yīng)答”（）； 數(shù)據(jù)位傳送：總線起始信號或應(yīng)答信號之后的第個時鐘脈沖對應(yīng)一個字節(jié)的位數(shù)據(jù)傳送。在脈沖高電平期間，數(shù)據(jù)串行傳送；在脈沖低電平期間，數(shù)據(jù)準(zhǔn)備，允許總線上數(shù)據(jù)電平變化。 應(yīng)用實(shí)例 實(shí)例模型介紹 現(xiàn)舉某應(yīng)用實(shí)例，要求對顯示器的視頻信號進(jìn)行采集、處理和再顯示，整個系統(tǒng)采用器件進(jìn)行控制。信號采集采用公司的專用視頻采集芯片，該芯片在使用前需要依據(jù)實(shí)際的功能指標(biāo)進(jìn)行初始化。 初始化過程依靠的和兩引腳進(jìn)行。在系統(tǒng)中

5、用器件,公司的,實(shí)現(xiàn)初始化：按照總線協(xié)議向的個內(nèi)部寄存器（）寫入組固定的位數(shù)據(jù)；第寄存器為只讀型同步檢測寄存器，僅用于檢測幾個關(guān)鍵的數(shù)據(jù)設(shè)置。 可見該總線模型如下：單主操作，只實(shí)現(xiàn)簡單的寫和讀操作（亦可只有寫操作，只是硬件調(diào)試的時候會麻煩些），寫地址連續(xù)，沒有競爭和仲裁，是很簡單的總線系統(tǒng)。由此設(shè)計(jì)了如圖所示的核。其中，為復(fù)位信號，為系統(tǒng)時鐘。 為了軟件仿真方便，把雙向數(shù)據(jù)線用分離的兩條線模擬：為數(shù)據(jù)輸出，為的應(yīng)答信號。軟件仿真成功后，只要把設(shè)置為雙向，稍微修改一下程序就可以向器件下載，進(jìn)行實(shí)際應(yīng)用。 對內(nèi)部地址連續(xù)的寄存器進(jìn)行初始化，總線上傳輸?shù)臅r序信號依次為：開始信號（）；從器件地址和寫操

6、作位（）；內(nèi)部寄存器基地址（ ）；寫入基地址的數(shù)據(jù)（）；寫入下一地址（ ）的數(shù)據(jù)（）；寫入地址（ ）的數(shù)據(jù)（）；寫入地址（ ）的數(shù)據(jù)（）；停止信號（）。 針對，如果電路中的引腳接電源，則“”； “”，是依據(jù)實(shí)際需要寫入的初始化數(shù)據(jù)。 核程序的編寫 整個程序用語言編制，輸出時鐘的設(shè)計(jì)是基于輸入時鐘的分頻的。程序由三個狀態(tài)組成：開始（）、轉(zhuǎn)換（）和應(yīng)答（）。狀態(tài)定義如下： 下面給出部分進(jìn)程的源代碼以供參考。 開始信號的產(chǎn)生 ' ' ' ' “” 比較寄存器的開始 值設(shè)置（由用戶決定） ' ' 開始條件 “” 為時鐘脈沖計(jì)數(shù) “” 產(chǎn)生的下降沿 

7、9; ' “” 歸，保證只產(chǎn)生 一次開始信號 ' “” 等所有的初始化數(shù)據(jù)傳輸完畢后即產(chǎn)生停止信號，過程與上面相類似，在此省略。 數(shù)據(jù)轉(zhuǎn)換過程 數(shù)據(jù)轉(zhuǎn)換過程采用移位傳輸，傳輸位之后即進(jìn)入應(yīng)答狀態(tài)。 “” 為脈沖計(jì)數(shù)，由 實(shí)際的時鐘頻率決定的值 “” 為數(shù)據(jù)移位個 數(shù)計(jì)數(shù)為移位寄存器 ' “” ' 為應(yīng)答標(biāo)志位 ' 數(shù)據(jù)輸入 一般情況下，總線傳輸?shù)臄?shù)據(jù)要由外部或其它專門的數(shù)據(jù)存儲區(qū)來存儲，但在數(shù)據(jù)相對固定且數(shù)據(jù)量不是很大的情況下，可以將初始化的數(shù)據(jù)寫在程序中，這樣可減少頻繁的數(shù)據(jù)交換，簡化操作。的初始化數(shù)據(jù)就屬于這種情況，可以通過檢測應(yīng)答信號來改變輸入的值。程序如下： 數(shù)據(jù)輸入 ' ' 為應(yīng)答計(jì)數(shù)，每應(yīng)答 一次，輸入改變一次 “” “” “” “” “” “” “” “” “” “” “” 仿真結(jié)果 把自主開發(fā)的核置于 開發(fā)環(huán)境下，選用器件，經(jīng)過編譯、調(diào)試與仿真，證明該程序符合設(shè)計(jì)要求。圖是模擬產(chǎn)生開始信號并傳輸兩組二進(jìn)制數(shù)據(jù)“”和“”（十進(jìn)制表示為和）的仿真波形