(定)硅化物及其薄膜在微電子學(xué)中的應(yīng)用

1、硅化物薄膜在微電子學(xué)及其應(yīng)用Shyam P. MurarkaRensselaer Polytechnic Institute, Troy, NY 12180, USA(Received 7 February 1994; accepted 4 June 1994) 在本文討論了金屬硅化物與其他硅元素化合物的族元素導(dǎo)電過渡的有效性及其薄膜在微電子學(xué)中的應(yīng)用。下面簡要描述設(shè)備的結(jié)構(gòu)、接觸電阻、互連延遲(硅化物用于降低這些關(guān)鍵性能參數(shù)的設(shè)備和集成電路)、所需的材料特性,對(duì)于硅化物的薄膜的制備進(jìn)行了簡要回顧,對(duì)于外延硅化物和硅化物的穩(wěn)定性進(jìn)行了討論。結(jié)果表明硅化物甚至GaAs的高導(dǎo)電性、低阻抗、高溫穩(wěn)定

2、性及耐腐蝕方面應(yīng)用在微電子方面有著極大的優(yōu)勢。它們材料廣泛、性能可靠，顯示出繼續(xù)應(yīng)用的潛能,無論是下降的設(shè)備還是硅環(huán)形集成電路中。它們提供了生產(chǎn)三維器件/環(huán)形結(jié)構(gòu)的可能性，并且明顯的提高了異質(zhì)結(jié)期間的速度。關(guān)鍵詞:硅化物、薄膜、鈷硅化物,集成電路,電子一、簡介元素周期表中硅化物與其他元素硅的化合物。他們涵蓋所有的化合物，這作者的最喜歡的圖,所謂的硅化物周期表(圖l)（1）。這些化合物的分子氧硅化物(SiO2),俗稱二氧化硅,二氧化硅是地球的主要組成部分，也是硅集成電路成功的關(guān)鍵材料。硅的化合物與氫、碳、氮、鹵素也在集成電路中扮演著重要的角色。CSi,俗稱硅硬質(zhì)合金,是一種潛在的高溫半導(dǎo)體，適用

3、于硅基器件的應(yīng)用程序。在本文中,限于下降的硅化物類別的所謂“金屬間化合物”,材料,或多或少是金屬或像圖1中的heavy-lined插圖所示。這些都是過渡金屬硅化物。從二十世紀(jì)開始，過渡金屬硅化物就受到了極大的關(guān)注。大部分研究通過1950年代步入1960年代使用粉末冶金技術(shù)生產(chǎn)這些材料。132個(gè)研究主要重點(diǎn)調(diào)查了基本屬性如電阻率、高溫穩(wěn)定性、構(gòu)建金屬硅相圖,硅化物晶體化學(xué)以及耐蝕性。一些硅化物具有非常高的熔點(diǎn)用于爐子的原材料和高溫涂料,仍在研究（2）MoSi2在一些或其他的形式的應(yīng)用（3）過渡金屬硅化物,一般來說,金屬-金屬和合金這些比較低電導(dǎo)率是良好的電導(dǎo)體。使用硅化物作為導(dǎo)體在SiCs的可能

4、性以及硅化物薄膜的研究首先在六十年代末開始,然后當(dāng)時(shí)就表示（4、5）應(yīng)用(見下個(gè)定義部分)集中在使用（a）肖特基勢壘和歐姆接觸,(b)門和互連金屬以及(c)外延導(dǎo)體異質(zhì)結(jié)。（6）除了測量肖特基勢壘高度,接觸電阻和電阻，形成金屬硅系統(tǒng)和反應(yīng)擴(kuò)散動(dòng)力學(xué)。過去30年一直在研究工作溫度、機(jī)械應(yīng)力、氧化性、蝕刻特征、硅上外延生長等有關(guān)半導(dǎo)體集成電路穩(wěn)定性的參數(shù)。（4,6-10）表1列出了用于小規(guī)模集成電路的硅化物的性能。表2列出了一度被應(yīng)用的硅化物的性能，同時(shí)表2列出了硅化物薄膜電阻率以及熔點(diǎn)的數(shù)值，不同條件下，電阻率有著不同的范圍，當(dāng)半導(dǎo)體集成電路制造逐漸的使用較薄的薄膜時(shí)，低價(jià)態(tài)材料只適用于高純度大

5、體積硅化物。晶界、缺陷以及雜質(zhì)是薄膜高電阻的主要原因。（11）另外值得注意的是，由于增加冶金的穩(wěn)定性，當(dāng)接觸硅時(shí)，硅含量較高的硅化物被認(rèn)為是自然產(chǎn)生的電阻率最低的材料。因?yàn)镻dSi在高溫下不穩(wěn)定，因此只有Pd2Si是一個(gè)例外。（12,13）在這張表上我們要排除了一些錳、鉻、鐵的硅化物的半導(dǎo)體。他們將在另一個(gè)部分討論。綜述,首先要測試這些硅化物的電氣性能的有用性。緊隨其后的是評(píng)估這樣的硅化物在半導(dǎo)體集成電路的應(yīng)用,硅化物穩(wěn)定性、影響選擇的限制,并在現(xiàn)有和未來的硅化物微電子學(xué)方面的新用途。這將表明,從八十年代末到九十年代初，隨著微電子產(chǎn)業(yè)的發(fā)展從大尺寸(六十年代末最小特征尺寸10m)到亞微米尺寸的

6、大小, 在21世紀(jì)將演變成小于0.1微米特征尺寸,所需的集成電路金屬化的特點(diǎn)也發(fā)生了變化。這些變化讓位給硅化物的應(yīng)用,這在過去是不可能的。2接觸電阻和互連延遲微電子學(xué)圖2顯示了一個(gè)的橫截面示意圖，基本的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)硅化物用作接觸硅(所謂的基區(qū)和耗盡區(qū))和用于連接多晶硅,以后多晶硅用來降低門電路的阻力(金屬氧化物半導(dǎo)體中部地區(qū))。在接下來的的基本定義這樣的使用介紹。2.1肖特基勢壘高度和接觸當(dāng)金屬在半導(dǎo)體(硅在目前的情況下)沉積或形成硅化物的勢壘,稱為肖特基勢壘，這是電荷轉(zhuǎn)移的結(jié)果,因?yàn)橘M(fèi)米能級(jí)的存在這兩個(gè)材料都必須匹配。因?yàn)椴牧系脑?，金屬和半?dǎo)體之間的電荷轉(zhuǎn)移

7、的結(jié)果是不平等的，進(jìn)而形成勢壘。理想情況下,金屬半導(dǎo)體之間的行為差異可以預(yù)測計(jì)算。例如,圖3所示為n型半導(dǎo)體,如果金屬中的電子逸出功m大于半導(dǎo)體中的電子逸出功s,金屬半導(dǎo)體整流接觸。這是因?yàn)?當(dāng)金屬和半導(dǎo)體表面接觸,要求費(fèi)米能級(jí)相匹配的原因有兩個(gè)，一方面是電子從n型半導(dǎo)體移動(dòng)到金屬電子濃度不足和半導(dǎo)體表面附近,導(dǎo)致導(dǎo)帶彎曲。內(nèi)置電勢Vbi和電子流保持到平衡狀態(tài)，建立了肖特基勢壘從而形成肖特基勢壘。另一方面,如果m小于s,半導(dǎo)體和金屬之間形成歐姆接觸而沒有勢壘。一個(gè)可以設(shè)想四種不同類型的勢壘情況(見參考。例如11)m> s,m< s分別在 n型和p型半導(dǎo)體中。如果沒有其他因素的影響，

8、金屬與半導(dǎo)體間的接觸電勢可以寫作b=m-x (1)肖特基勢壘高度b和半導(dǎo)體導(dǎo)帶頂?shù)碾娮佑H和性qx,如圖3所示為理想肖特基勢壘,一個(gè)給定的金屬在給定n型半導(dǎo)體（bn）和p型半導(dǎo)體(bp)勢壘高度之和等于半導(dǎo)體的能帶(Eg)。bn+bp=Eg (2)因此,當(dāng)bn大，bp小時(shí)。表3列出了bn在各種硅化物中的電子勢。PtSi與 n型半導(dǎo)體形成肖特基勢壘和p型半導(dǎo)體形成良好的歐姆接觸 (見下文)。方程(1)代表一個(gè)理想的情況，然而計(jì)算肖特基勢壘的b時(shí)，必須考慮到半導(dǎo)體表面圖像力降低的影響,界面層的影響。盡管在確定真實(shí)的金半接觸的電學(xué)特性時(shí)非常重要，但討論這些參數(shù)已經(jīng)超出回顧的范圍，讀者會(huì)涉及到文獻(xiàn)11和

9、14，并將其引入其中。勢壘高度b,決定著半導(dǎo)體器件或接觸上金屬中電流的流動(dòng)特性。（14）電流密度J(在當(dāng)前單位面積)是一個(gè)函數(shù)的和,和外加電壓V:J=A*T2exp-qbkTexp-qVnkT-1 (3)在這個(gè)方程式中,n是二極管理想因子,在理想的肖特基勢壘二極管是統(tǒng)一的。A*是理查森常數(shù), T為開氏溫度,q是電子電荷,k為玻耳茲曼常數(shù)。決定J與V關(guān)系的是b和n方程(3)清楚地表明, 高電勢b和輕摻雜半導(dǎo)體整流接觸,只允許電流流向電壓低的方向,減少了障礙。因此當(dāng)金屬接觸一個(gè)n型半導(dǎo)體的正極,電流正向偏置。另一方面,當(dāng)相同的接觸是負(fù)極的半導(dǎo)體,沒有電流流動(dòng)。在相反偏置的情況下,障礙限制電流偏置情

10、況下的電子流動(dòng)。金屬與半導(dǎo)體間肖特基勢壘的勢壘高度也決定了所謂的接觸阻力。沒有設(shè)備在電特性及機(jī)械方面的干擾，金屬在半導(dǎo)體上形成的沉積通常會(huì)有良好的接觸，它有一個(gè)電阻,稱為接觸電阻,這與設(shè)備阻力相比是可以忽略不計(jì)的。具體的接觸電阻Rc（-cm2）是這樣被定義的：Rc=dVdJV=0 (4)可以獲得電流密度(J)和電壓(V)的特征。Rc與b相關(guān), 金屬的肖特基勢壘高度和半導(dǎo)體的摻雜濃度ND。在半導(dǎo)體中低的摻雜濃度Rc為：Rc=kqA*Texp(qbkT) (5)對(duì)于高的摻雜濃度,ND在半導(dǎo)體 (ND> 1019 cm-3),由電子穿越隧道障礙的接觸電阻控制,Rc摻雜濃度ND決定。（14） 事

11、實(shí)上，在進(jìn)行電氣連接到底層器件（pn結(jié)或np結(jié)）時(shí)，高的摻雜密度、電子隧道效和接觸電阻應(yīng)占主導(dǎo)地位。硅上的硅化物的接觸電阻可能成為器件總電阻的一個(gè)主要增加因素,尤其是當(dāng)尺寸縮小時(shí)。（15）目前Rc值在10-7 -cm2范圍內(nèi)是可以接受的。在未來，最小器件正常運(yùn)行的必要值應(yīng)低至10-10-10-9 -cm2。2.2互連延遲盡管硅化物首先應(yīng)用到半導(dǎo)體集成電路和器件上,（5） 盡管硅化物作為半導(dǎo)體接觸最早應(yīng)用到器件和集成電路中，但其利潤隨著塑造金屬接觸的簡便化而下降。硅化物的復(fù)興起來的利潤實(shí)現(xiàn)制硅工藝的高阻抗的結(jié)果，硅工藝的高阻抗不僅形成MOSFET的門極，還用于這個(gè)等級(jí)的互連。（7）是減少截面互連

12、的直接結(jié)果。增加阻抗是不可取的,因?yàn)樵黾幼枇驮黾恿怂^的RC時(shí)間常數(shù)，R和C分別是在門電路和器件互聯(lián)水平的電容和電阻。RC越高,器件的傳輸速率越慢。RC時(shí)間常數(shù)可以近似看作一個(gè)簡單的金屬電容乘以R，對(duì)于電路和大尺寸器件來說，這是近似卻也是唯一有效的:RC=LwtoxLwtox=tL2oxtox (6)這里L(fēng)和W是線路的長度和寬度,ox和tox分別是氧化物介電常數(shù)和氧化硅接地層厚度。和t分別是電阻率和互連金屬的厚度。因此也就是說，在垂直方向擴(kuò)展,減少了t和tox,會(huì)增加RC。然而, RC只取決于線路長度L和寬度W而不是給定的t和tox。因此,減少線寬不改變RC。因?yàn)檫@一個(gè)缺點(diǎn),RC時(shí)間可以抵消

13、小尺寸器件的速度優(yōu)勢。表4列出了這些最常用的硅化物和多晶硅的RC時(shí)間常數(shù)(或電路延遲)。很明顯硅化物RC值遠(yuǎn)遠(yuǎn)低于多晶硅,CoSi2、TiSi2 比多晶硅有更低的價(jià)態(tài)。應(yīng)指出，當(dāng)器件尺寸縮小到5m以下，以上提到的簡單的平板電容以外的電容變得重要，在較小尺寸下快速增大，從而影響RC值，以上成為急劇降低尺寸的重要原因。這些討論,再一次超出了本文的討論范圍,不在這里繼續(xù)討論。讀者可以參考文獻(xiàn)11中的內(nèi)容。隨著器件尺寸的減少和電路復(fù)雜性的增加,相互連接的長度L繼續(xù)增大。因此, 如果可以不在一個(gè)平面進(jìn)行互連，通過絕緣層實(shí)現(xiàn)所謂多級(jí)互連方案，那么會(huì)減少L(在等式6中),因此RC和L都可以有效地減少。這種類

14、型的方法并不影響我們關(guān)于硅化物應(yīng)用的討論，除了硅/硅工藝門極和接觸長度還能減小，對(duì)于這個(gè)所使用的最低阻抗的材料的設(shè)備稍微不作規(guī)定。3、所需的特征硅化物表1列出了所需硅化物的集成電路特性。不僅有材料特征如電阻率、氧化性和周邊交互材料,也提供了相應(yīng)的工藝要求。加工整合集成電路涉及大量的處理步驟,使材料干燥底層,濕化學(xué)物質(zhì)覆蓋,周圍覆膜以及高溫過程。通過這些流程在實(shí)際應(yīng)用時(shí)，大的電性偏置和電流通過時(shí)硅化物保持能夠穩(wěn)定結(jié)構(gòu)。硅化物早期制造成為門電路和互連器件時(shí)也受到一些高溫處理。因此,門電路和硅化物器件互連必須滿足表1所有的需求。直到八十年代中期,只有耐火硅化物如Ta、Ti、Mo可用于這樣的器件。只有

15、最近,當(dāng)傳輸門和互連過程的溫度已經(jīng)降低到900°C或更低,CoSi2才被使用到互連器件中。硅化物的主要成分為硅，因此不需要通過幾種早期高溫過程和最終成形處理。此外,這些硅化物不需要擁有最低的電阻率。最重要的要求是非常低的接觸電阻,最小的硅消耗,如果在形成硅化物時(shí)只有最小結(jié)滲透而沒有橫向擴(kuò)散(見下文)。第八組金屬硅化物很好的滿足了這些條件。TiSi2雖然是特殊情況(見下文) 但大多數(shù)情況也滿足這些標(biāo)準(zhǔn)。 硅化物形成過程中橫向擴(kuò)散與半導(dǎo)體交互有關(guān)的小規(guī)模的接觸窗口和主導(dǎo)地位的擴(kuò)散物種是有關(guān)系的。Ti、Ta、Mo、W與硅反應(yīng)，硅側(cè)壁的窗口擴(kuò)散形成硅化物 (退火前覆蓋金屬)。另一方面,Co、

16、Pt和Ni與硅在低溫條件下交互反應(yīng)、金屬擴(kuò)散,因此在該地區(qū)形成硅化物的接觸硅表面,而不是在側(cè)壁上的金屬介質(zhì)。在熱退火時(shí)使用氮?dú)饪梢杂行У匾种芓i在硅中的擴(kuò)散（16）。氮?dú)庋刂鳷i晶界迅速擴(kuò)散然后在表面形成TiN,有效減少了快速擴(kuò)散路徑。這種使用Ti自對(duì)準(zhǔn)方法形成硅化物(在下一節(jié)中討論) 退火技術(shù)用于半導(dǎo)體集成電路。由于電場的集中更清晰的節(jié)點(diǎn)在接口，硅和硅化物界面接口(在接觸窗口)偏差產(chǎn)生是導(dǎo)致早期設(shè)備故障的原因。因此,硅和硅化物接口應(yīng)該有相同的清晰度(相對(duì)的最初的硅表面)。如前所述中硅化物的形成,接口的清晰度主要決定金屬沉積之前的硅表面清潔程度。摻雜劑(已經(jīng)出現(xiàn)在Si交互之前,或后引入硅化物)

17、再分配,形成摻雜物的堆積在界面附近的硅的含量是必須的。摻雜劑在硅上沉積形成pn結(jié)，產(chǎn)生較低的接觸電阻。在這個(gè)區(qū)域（9,10）研究顯示通過適當(dāng)?shù)目刂乒杌锏男纬珊蛽诫s過程,上面提到的標(biāo)準(zhǔn)可以滿足。最后值得注意的是,穩(wěn)定硅化物的高溫?fù)诫s襯底,特別是在硅化物形成或摻雜劑激活已被考慮。由于在亞微米設(shè)計(jì)規(guī)則的器件中的有效性，對(duì)Ti和Co的硅化物性能進(jìn)行了研究。Co硅化物比Ti硅化物更定。這些觀測解釋了CoSi與相比Co摻雜化合物更高的熱力學(xué)穩(wěn)定性，TiSi2與Ti摻雜化合物相比有更低的熱力學(xué)穩(wěn)定性的根本原因。4、在微電子學(xué)中硅化物的制備傳統(tǒng)意義上，金屬薄膜沉積在硅表面上反映形成硅化物。Ni、Pd、Pt硅

18、化物首先被應(yīng)用在集成電路中的效果很好，這種制法得到了相當(dāng)大的關(guān)注。在沒有摻雜劑擴(kuò)散的情況下，所有這些金屬以及Co與硅在足夠低的溫度下發(fā)生反應(yīng)。這也現(xiàn)這些占主導(dǎo)地位的擴(kuò)散金屬的反應(yīng)溫度，這些金屬不與SiO2發(fā)生反應(yīng)，絕緣形成孤立器件。4.1自對(duì)準(zhǔn)硅化物的形成傳統(tǒng)的自對(duì)準(zhǔn)硅化過程聯(lián)系如圖4（5）所示，金屬薄膜沉積在有圖案的氧化物和硅界面。硅化物是由金屬沉積在退火所需的環(huán)境和溫度條件下形成。最后,未反應(yīng)的金屬在SiO2濕式蝕刻時(shí)被蝕刻，而不是蝕刻硅化物或SiO2。形成的硅化物的工藝良品率有兩個(gè)重要的優(yōu)點(diǎn)：(1)過程不需要額外的光刻技術(shù),蝕刻和對(duì)位是預(yù)先確定的,(2)它形成了一個(gè)非常干凈的硅和硅化物接

19、口，接口有很大的可復(fù)寫能力。金屬和硅表面沉積器件清潔適用于這個(gè)流程。在門電路使用相同的變換方法是有一定的必要型。一多晶硅層必須提供硅與上覆金屬沉積形成硅化反應(yīng)。Murarka（11）,Lau(19) ,Osburn(20) 等人這樣描述這個(gè)過程。圖5描述了由硅化物形成門電路以及線路的連續(xù)過程。在這個(gè)序列中，多晶硅被放置在柵氧化層，然后通過LPCVD氧化Si3N4作為掩膜。源極和漏極是由離子注入和光致抗蝕劑移除形成的。在這之后,氧化物進(jìn)行氧化,形成多晶硅。這個(gè)熱處理激活和擴(kuò)散摻雜劑。源極和漏極被各向異性多晶硅氧化物封閉。剩下的氮化物被選擇性化學(xué)腐蝕,從而多晶硅和源極和漏極形成。然后原位沉積在金屬

20、表面清洗。由退火形成硅化物,和未反應(yīng)的金屬是被選擇性化學(xué)硅化腐蝕,在門級(jí)中,源極和漏極互連。要注意的是, 在多晶硅薄膜中使用Si3N4,有兩個(gè)重要的要求。首先,它是通過氧化薄膜對(duì)多晶硅進(jìn)行隔絕,只允許多晶硅的源極和漏極發(fā)生氧化。第二,它允許的形成硅化物與匹配的硅化物進(jìn)行階梯覆蓋。近年來,最大的熱預(yù)算決定熱氧化后對(duì)氮化物/多晶硅的腐蝕。相反,上面的過程是(a)多晶硅模式、(b)低溫化學(xué)氣相沉積氧化和(c)干法刻蝕氧化物側(cè)壁上的多晶硅(圖5(c)。表4中列出的CoSi2 PtSi,TiSi2,這些硅化物是通過使用自對(duì)準(zhǔn)的過程形成的。Ni和Pd的硅化物也可以通過這樣的過程形成,但他們與CoSi2,P

21、tSi,TiSi2相比并沒有表現(xiàn)出任何優(yōu)勢。表5對(duì)這些硅化物進(jìn)行了對(duì)比。很明顯CoSi2是提供亞微米級(jí)特性的最理想的應(yīng)用材料。在制造業(yè)中它已經(jīng)被用在0.75和0.5m的電路設(shè)計(jì)工藝中。（21）最近CoSi2、TiSi2以及PtSi已經(jīng)開始被應(yīng)用到0.1m的CMOS技術(shù)設(shè)計(jì)工藝中。這說明CoSi2是在小尺寸工藝中的最佳選擇。（22）TiSi的相關(guān)主要不足過程：(i)減少非線性系數(shù)的溫度低至400°C，(ii)不穩(wěn)定的硅化物摻雜物的存在，(iii) C,N,0,和H等高親和力雜質(zhì)等硅化物的形成速率，以及(iv) C49-C54相位變換所必需的高溫, 因?yàn)镃54階段電阻率較低，所以TiSi

22、2是必要的。成功制造的自對(duì)準(zhǔn)硅化物結(jié)構(gòu)強(qiáng)烈依賴于(a)理解硅金屬薄膜和多晶硅襯底之間的反應(yīng)和(b)金屬硅反應(yīng)動(dòng)力學(xué)的知識(shí)。大量的實(shí)驗(yàn)結(jié)果已經(jīng)從研究積累調(diào)查金屬薄膜和硅襯底之間的反應(yīng)。（4,8,18）測試數(shù)據(jù)清楚地表明了爭議主要在形成階段的順序、生長動(dòng)力學(xué)、電性質(zhì)甚至硅化物的穩(wěn)定性上。（23）清潔金屬硅界面,襯底材料和薄膜的純度，金屬原子在硅中的擴(kuò)散系數(shù),反之亦然,相對(duì)形成不同階段的自由能,反應(yīng)的溫度在控制反應(yīng)動(dòng)力學(xué)中都起著非常重要的作用。其中,前兩個(gè)是決定自對(duì)準(zhǔn)硅化物形成的再現(xiàn)性的最重要原因。一般來說，硅表面的主體氧化層只有薄薄一層(0-30A)。該層可以有助于抑制或改造金屬與硅之間交互作用。

23、表6列出了硅金屬沉積前表面清洗技術(shù)。所謂的氫鈍化硅表面就是當(dāng)硅表面暴露于HF的水溶液中沒有后續(xù)的長時(shí)間水洗。（24）表面硅原子鍵合氫和表面在空氣中短時(shí)間持續(xù)保持穩(wěn)定。金屬在硅上沉積時(shí)氫脫離。共濺射技術(shù)指的是在濺射室吸引氣體(氬氣)離子向硅襯底偏向?yàn)R射形成表面的層的過程。由于未指明的離子反應(yīng)動(dòng)力學(xué)損害襯底使得濺射表面引起變化。不受控制的離子濺射損傷可能導(dǎo)致的漏極在受損地區(qū)連接(由于金屬或雜質(zhì)捕獲這種方式與硅化物連接)。因?yàn)闇p少結(jié)深度,即由于距離減少，表面附近的損害和結(jié)耗盡邊緣變得更加重要的。第三種技術(shù),具體地說,被證明是在CoSi2形成過程中是十分有用的。一層薄薄的Ti是用來清除氧化硅主體中的氧

24、(熱Ti應(yīng)該能夠減少SiO2)這使得Co與清潔硅表面在低溫條件（一般低于500°C）下進(jìn)行交互反應(yīng)?？梢韵胂?這種技術(shù)也可以有于Pt、Ni和Pd硅化物的形成。 有一個(gè)稍微不同的方法,Berti和Bolkhovsky （21）使用離子濺射蝕刻和鈷沉積一層薄薄的TiN保護(hù)層緊隨其后獲得可再生和可制造的過程。最近Yamazaki(22)等用相同的方法在0.1mCMOS元器件上生產(chǎn)CoSi2。Lien和Nicolet(26)研究了雜質(zhì)對(duì)過渡金屬硅化物的影響。他們的結(jié)論是:硅化物薄膜的雜質(zhì)可能會(huì)使薄膜電阻率、腐蝕性能、壓力、襯底附著力發(fā)生改變，而且許多其他參數(shù)如晶粒尺寸、熱膨脹等系數(shù)、氧化率等

25、也在硅化形成的過程收到雜質(zhì)的影響。也許可以在退火環(huán)境中出色的控制著雜質(zhì)對(duì)金屬和接觸面的影響。然而,存在的摻雜劑是不可避免的。最近的結(jié)果清楚地表明,摻雜物扮演一個(gè)非常重要的角色在決定著反應(yīng)動(dòng)力學(xué)。（4,17,27）此外,硅化形成會(huì)導(dǎo)致?lián)诫s劑再分配從而影響結(jié)屬性。（9 ，10）摻雜物的再分配導(dǎo)致了（a)雪崩擊穿,推動(dòng)摻雜物成硅和硅化物接口向硅內(nèi)移動(dòng),(b)摻雜物在硅和硅化物接觸面分離,和(c)摻雜物在硅和硅化物及周圍分離。（28）幾個(gè)相關(guān)的影響因素包括:(i)增強(qiáng)在硅中的擴(kuò)散（28）(2)形成硅化物外延層比雜質(zhì)薄膜摻雜趨勢低得多（4）(3)金屬摻雜相對(duì)于金屬硅化物和硅摻雜穩(wěn)定,（17，29） 及(

26、iv)摻雜物的表層蒸發(fā)趨勢。（30）然而，使用氧化沉積層可以抑制摻雜劑的蒸發(fā)。磷、砷和銻都可以減緩金屬硅化物的反應(yīng)。（17）硼在其中所起的作用目前不是很清楚。這項(xiàng)研究,確定了摻雜物在金屬硅化物反應(yīng)動(dòng)力學(xué)尤其是在早期階段所起的控制作用。仔細(xì)研究反應(yīng)動(dòng)力學(xué),重現(xiàn)自對(duì)準(zhǔn)連接需要大量的工作。預(yù)處理和最終硅化物的形成過程中摻雜劑是至關(guān)重要的。首先在驗(yàn)收態(tài)硅表面與硅化物形成接觸面,其次是摻雜劑植入形成必要的連接。摻雜物通過硅化物可以敲擊金屬原子結(jié)。為了避免這種可能性,摻雜劑可以通過駐留在硅化物中,然后在退火溫度升高時(shí)允許摻雜物重新分配和分散硅形成的結(jié)。這是未來器件結(jié)深在200-300A的淺層次條件下的首選

27、技術(shù)。最近使用CoSi2的結(jié)果顯示這種技術(shù)的可行性。（9,10）4.2共沉積硅化物從氣相角度來說，理想條件下，硅和金屬原子也可以共沉積形成硅化物。共沉積的使用降低了硅化物的形成溫度,尤其是耐火硅化物有了更大的適用范圍。消除了界面的干擾原生氧化硅使硅化物在任何襯底(如Si、SiO2、砷化鎵等)可能形成。因此,在多晶硅上的主要硅化物應(yīng)用上,同時(shí)沉積Ti、Ta、Mo以及W的耐火硅化物。隨后硅化物和多晶硅被同時(shí)干蝕刻圖案形成了門電路和互連器件(圖2)。共蒸發(fā)、共濺射以及化學(xué)氣相淀積技術(shù)被用來實(shí)現(xiàn)這些沉淀物.（31-33）共沉積的最具吸引力的特性,尤其是共濺射,是它的能夠控制Si:M的比例。此功能已經(jīng)被

28、用于沉積合金MxSiy,x/y的比值改變可以從零到無窮大,即從純金屬到純硅。自由控制Si:M沉積膜的投入比例用于提高耐火硅化物的穩(wěn)定性使用門和互連金屬化。使用富含硅元素二硅化物（34）而非化學(xué)計(jì)量二硅化物。多余的硅存在于邊界(GBs) 和襯底粘合層，提供了更高的穩(wěn)定性。多余的硅也會(huì)降低熱氧化時(shí)的壓力、蝕刻難度。富含硅元素的MoSi2(例如MoSi2+x)被用于高溫耐腐蝕涂料。不同于分立金屬和硅薄膜的離散問題，共沉積冶金交互薄膜促進(jìn)了硅化物的形成。這指出共沉積硅化物是在原子尺度上更緊密的金屬硅原子的混合物。當(dāng)薄膜中Si:M的比例沉積在0.5-8之間，薄膜中沒有長時(shí)間或短時(shí)間的Ti-Si和Co-S

29、i混合物存在。相比之下，Mo-Si,Ta-Si,Pt-Si在富含金屬的薄膜中只能短時(shí)間停留。在退火形成硅化物時(shí)，只在局部發(fā)生交互反應(yīng)，因此沒有過度的擴(kuò)散電流。共沉積薄膜需要修整硅基極和金屬界面。共沉積技術(shù)被用來沉積非化學(xué)計(jì)量亞穩(wěn)金屬合金。共濺射薄膜包含一個(gè)小過剩的硅(Si:W比約為2.2),被發(fā)現(xiàn)退火后六角形(晶體結(jié)構(gòu))溫度范圍400 - 700°C。（35）六角形薄膜轉(zhuǎn)換成正方形時(shí)退火溫度范圍700 - 100°C。六角形薄膜比正方形薄膜有更高的電阻率。六角形朝正方形薄膜轉(zhuǎn)變顯示了1/2的依賴性。這表明在轉(zhuǎn)變過程中低過飽和度和核的存在(在正方階段)。（35-37）通過高溫

30、退火在富含金屬的共沉積薄膜上形成硅化物界面的化學(xué)計(jì)量被硅在這個(gè)界面的消耗量所控制。例如,100的鉑金將與132的硅反應(yīng)形成197的PtSi。然而,如果說一個(gè)沉積大約150的Pt2Si,然后轉(zhuǎn)換為197的PtSi，只有大約66的硅將被使用。這個(gè)概念已經(jīng)在白金和鈷硅化物條件下被證明。（38，39）在亞微米級(jí)大規(guī)模集成電路連接的地方深度將非常小(小于2000)，但是金屬化和硅化方案可以保護(hù)結(jié)深度，使其仍然形成一個(gè)良好的接觸較低的接觸電阻。在超高真空分子束外延室的共沉積CoSi2,使得硅外延硅化物層形成基質(zhì)，最低的min * min值將被定義為最低的比率。盧瑟福背散射(RBS)將對(duì)齊標(biāo)本的收益計(jì)算到非

31、對(duì)齊標(biāo)本的隨機(jī)收益總額中。因此Xmin是衡量結(jié)晶度的一個(gè)數(shù)值。在一個(gè)超高真空室共沉積外延生長CoSi2的方法清晰地打開了異質(zhì)外延（39）生長埋金屬化三維器件和金屬底座晶體管的大門。（40）如今,WSi2(富多晶硅)是被最經(jīng)常使用CVD沉積在多晶硅上的硅化物。（33）另一方面,TiSi2和CoSi2用于利用自對(duì)準(zhǔn)技術(shù)形成的多晶硅和硅接觸的窗口。因此,利用先進(jìn)的物理氣相沉積技術(shù)或化學(xué)氣相淀積技術(shù)制備Ti和Co薄膜是必需的。部分電離技術(shù)（41）或小電勢襯底偏置等離子體增強(qiáng)(輔助)CVD的方法對(duì)于吸引電離金屬離子會(huì)有用的。5硅金屬化形成硅化物的動(dòng)力學(xué)大量的工作用來研究金屬薄膜和硅形成金屬間化合物的反應(yīng)

32、動(dòng)力學(xué)。（4，8,9,18）使用(a)薄層電阻(電阻率除以薄膜的厚度),(b)RBS或(c)x光衍射測量。（42）會(huì)促進(jìn)硅化物動(dòng)力學(xué)的增長。最近橢圓光度法已經(jīng)被應(yīng)用于非常薄(< 1000A)的硅化物形成。動(dòng)力學(xué)數(shù)據(jù)的總結(jié)，讀者可以參考文獻(xiàn)4、8、9和18。后一個(gè)階段形成的動(dòng)力學(xué)要求,尤其是當(dāng)多個(gè)階段同時(shí)形成時(shí)，在低溫退火時(shí)富有金屬硅化物是以金屬薄膜沉積的形式在Si或多晶硅上生成。在合適的動(dòng)力學(xué)條件下,金屬硅化物繼續(xù)形成,直到所有金屬消耗完。在那一階段后,下一個(gè)富含硅元素的階段開始形成。例如,在Si上外延生長的Pi，Pt2Si緊跟著PtSi生成。對(duì)于Si上外延生長Co，Co2Si、CoSi

33、和CoSi2依次生成。另一方面,對(duì)于Si上外延生長 Ti,TiSi形成所謂的C49結(jié)構(gòu)比C54結(jié)構(gòu)在高溫條件下結(jié)構(gòu)形式更穩(wěn)定。Nemanich 等的建議的C49相位比C54相位有更小的表面,因此有一個(gè)較小的臨界核大小。另一方面,C54相位體積自由能較低,因而更穩(wěn)定。金屬薄膜和襯底給定的形成和檢測階段, ,取決于反應(yīng)條件(包括溫度、時(shí)間、環(huán)境、界面潔凈度、反應(yīng)物的厚度) 尤其是溫度。表7顯示了在不同溫度下，不同厚度的Co薄膜在Si（100）晶面上的生長情況（45）， 在厚膜和較低的退火溫度條件下,Co2Si形成的金屬鈷。繼續(xù)在這些條件下退火導(dǎo)致CoSi的形成。在較低的溫度條件下，薄膜退火發(fā)現(xiàn)Co

34、2Si和CoSi共存。在400°C時(shí)，薄膜退火處理只檢測到了CoSi,而相同的薄膜在350°C退火時(shí)發(fā)現(xiàn)Co2Si和CoSi共存。在600°C或更高溫度退火時(shí),只檢測到了鈷膜的厚度。在這張表的第三列,金屬間化合物中列出的元素豐度順序由x射線強(qiáng)度決定的。越豐富的階段越早列出。在400°C退火時(shí)薄膜中沒有發(fā)現(xiàn)CoSi2。同樣的,在500°C或以上退火時(shí)薄膜中沒有檢測到Co2Si。在500°C退火時(shí)薄膜中檢測到了 CoSi和CoSi2。這兩個(gè)硅化物的相對(duì)數(shù)量是由x射線衍射峰綜合強(qiáng)度決定的。圖6顯示了(210)峰CoSi和(220)峰的CoS

35、i2鈷薄膜沉積在硅的厚度比率強(qiáng)度最激烈的函數(shù)。薄的薄膜大多是CoSi2形成,而厚的薄膜主要是由CoSi形成。圖6和表7清晰展示金屬間化合物的類型與膜厚、退火溫度和退火時(shí)間的關(guān)系。Gosele和Tu(46)嘗試建立薄膜相互作用動(dòng)力學(xué)模型，試圖解釋金屬間化合物層擴(kuò)散的物質(zhì)和原子的重排形成基于序列的階段所必需的增長反應(yīng)產(chǎn)物的界面。盡管以其他人經(jīng)驗(yàn)為主來嘗試，然而他們的模型不能預(yù)測第一階段形成,。近年來,快速熱退火(區(qū)域)已成功用于形成硅化物。對(duì)比在熔爐同一溫度下退火，硅化物在很短的時(shí)間形成。根據(jù)Osburn(8)對(duì)Ti和Co硅化物研究，兩種類型硅化物的退火溫度基本相同:他們兩個(gè)表現(xiàn)出最大電阻率較低的

36、退火溫度, 退火溫度高于臨界產(chǎn)生電阻率急劇下降的現(xiàn)象。快速熱退火具有一些優(yōu)勢如潔凈的環(huán)境和節(jié)省流程所需時(shí)間。注意這些結(jié)論不涉及反應(yīng)或相互擴(kuò)散率。在快速熱退火時(shí)，反應(yīng)速率會(huì)增強(qiáng)，也許與短時(shí)間內(nèi)退火高強(qiáng)度燈光照射，光子被吸收有關(guān)。Sitaram（50）明顯觀察到在鈷硅化物形成時(shí)有著更高的反應(yīng)速率。Pant等（51）觀察到在快速熱退火時(shí)PtSi與Pt2Si相互擴(kuò)散率分別比熔爐退火高1.3 -l.6倍和8倍。（52-54）Pant等（51）注意到通過快速熱退火，PtSi和Pt2Si在形成過程中獲得激活能量，這也是得出的與Osburn(8)熔爐退火比較一致的結(jié)論。6外延硅化物表8列出了硅化物、金屬和半導(dǎo)

37、體在低硅晶格的不匹配性。（55）因此，這為硅化物形成外延硅的趨勢提供了適當(dāng)?shù)纳L條件。Ishiwara等（55）得出外延生長出的硅化物最好的是在硅（100）面和硅（111）面生長NiSi2、FeSi2、CoSi2、MnSi2、CrSi2、NiSi2、CoSi2、InSi3尤其是Pd2Si。因?yàn)楣杌锞w是對(duì)稱的斜方晶系，因此PtSi也是生長在硅（111）面上。（56） 外延硅化物的形成及發(fā)展為金屬化接觸、三維器件以及異質(zhì)結(jié)的形成打開了新的希望之門。外延生長的方案將提供晶界和無位錯(cuò)薄膜。因此，這樣的薄膜實(shí)際上消除了冶金交互與晶界擴(kuò)散（轉(zhuǎn)位）的相關(guān)問題。因此，金屬化將在高溫下保持穩(wěn)定以及有著更長的

38、電子遷移壽命。外延生長金屬化硅建議盡量在硅表面上外延生長金屬。因此可以硅-金屬-硅的外延異質(zhì)結(jié)可以被制造。這個(gè)方案表明了三維電路及新器件的可能性。金屬底座晶體管（62）和滲透性底座晶體管（63）是兩個(gè)新器件的例子。Si-CoSi2-Si異質(zhì)外延結(jié)構(gòu)甚至金屬底座晶體管都可以被制造。（59,60）最初在硅（111）基板（64，65）現(xiàn)在在硅（100）基板（66）上外延生長CoSi2以及在CoSi2上異質(zhì)外延生長Si已經(jīng)吸引了大量的注意力。最近，CoSi2的光學(xué)性質(zhì)已經(jīng)被研究（67-69），同時(shí)淀積技術(shù)被開發(fā)出來通過硅的矩陣來實(shí)現(xiàn)控制CoSi2的生長。這種結(jié)構(gòu)可以被用于1-2m波長范圍內(nèi)的光電探測器

39、。在這方面，由于N型硅的肖特基勢壘高度比較高，因此極薄一層的PtSi應(yīng)經(jīng)被成功的用于紅外線探測器中。7微電子加工過程中的硅化物穩(wěn)定硅化物一般是非常穩(wěn)定的。表9列出了熱穩(wěn)定性差的硅化物的薄膜的范圍(<2500A)。還要注意,在室溫時(shí)大多數(shù)的硅化物薄膜在無機(jī)酸和堿的條件下相當(dāng)穩(wěn)定。然而,TiSi2能夠迅速地溶解于密閉的HF環(huán)境中。應(yīng)該注意,在CoSi2(100 300A)層上使用自對(duì)準(zhǔn)過程形成Si被發(fā)現(xiàn)是相當(dāng)穩(wěn)定的硅化物通常有熱系數(shù)(CTE)明顯高于Si4,通常形成于溫度大于600°C。這將導(dǎo)致拉伸硅化物薄膜存在很高的應(yīng)力狀態(tài),通常大于 5×109 dyn/cm2。在這樣

40、的壓力下,硅化物依然非常穩(wěn)定，硅和多晶硅基質(zhì)的硅化物界面很完整的和堅(jiān)固。最后指出，由于他們的高溫穩(wěn)定性，硅化物已有新的應(yīng)用，如作為GaAs金半場效應(yīng)晶體管（MESFET）的門金屬化。8結(jié)論硅化物因?yàn)楦邔?dǎo)電性,耐高溫,耐腐蝕的特性成為良好的電接觸材料，硅和多晶硅薄膜良好的低電阻率覆蓋層用作金屬門。在這篇文章中硅化物,它們的屬性、形成、適用性穩(wěn)定,外延硅回顧。很明顯,SIC行業(yè)設(shè)備/電路繼續(xù)小型化的需要變化顯著。目前CoSi2,擁有最好的可靠性。低電阻率、低接觸電阻對(duì)n 型硅和p型硅,簡單的處理和熱動(dòng)力學(xué)有利穩(wěn)定(溫度高達(dá)900°C)帶來了關(guān)注CoSi2的使用,在亞微米器件/電路。額外的

41、可靠性CoSi2,與Si和外延生長異質(zhì)外延硅上外延CoSi2,。REFERENCES1. Keiffer, R. & Benesovsky, F., Hartstoffe, Springer-Verlag, Wien,1963, p. 455.2. Wchrmann, R., in High-temperature Materials and Technology, eds I. E. Campbell & E. M. Sherwood,Wiley, New York, 1967, p. 399.3. Duquette, D., RPI, Troy, NY, Private C

42、ommunication (1993).4. Murarka, S. P., Silicides for VLSI Applications, Academic Press, NY, 1983.5. Lepselter, M. P. & Andrews, J. M., in Ohmic Contacts to Semiconductors, ed. B. Schwartz, Electrochem. Sot.,Princeton, NJ, 1969, p. 159.6. Murarka, S. P., Mat. Res. Sot. Sym. Proc, 320 (1994) 3.7.

43、Murarka, S. P., J. Var. Sci. Technol, 17 (1980) 775.8. Nicolet, M. A. & Lau, S. S., in VLSI Electronics Microstructure Sciences, Vol. 6, Materials and Process Characterization, eds, N. G. Einspruch & G. D. Larrabee, Academic Press, NY, 1983, p. 330.9. Osburn, C. M., in Rapid Thermal Processi

44、ng Science and Technology, ed R. B. Fair, Academic Press, Boston, 1993, p. 227.10. Maex, K., Materials Sci. Eng., Rll (1993) 53.11. Murarka, S. P., Metallization Theory and Practice for VLSI and ULSI, Butterworth, Boston, 1993, Chap. 4.12. Vaidya, S. & Murarka, S. P., Appf. Phy. Lett, 37 (1980)

45、51.13. Hansen, M., in Constitution of Binary Alloys, McGraw- Hill, NY, 1958.14. Sze, S. M., Physics of Semiconductor Devices, 2nd Edition, Wiley, NY, 1981.15. Gildenblat, G. S., & Cohen, S. S., in VLSI Metallization,VLSI Electronics Microstructure Science, Vol. 15, eds N.G. Einspruch, S. S. Cohe

46、n & G. S. Gildenblat, Academic Press, NY, 1987, p.247.16. Haken, R. A., J. Vat. Sci. Technol, B3 (1985) 1657.17. Murarka, S. P., & Williams, D. S., J. Vat. Sci. Technol, B5 (1987) 1674.18. Tu, K. N. & Mayer, J. W., in Thin Films InterdiSfusion and Reactions, eds J. M., Poate, K. N. Tu &a

47、mp; J. W. Mayer, Wiley, NY, 1978, p.359.19. Lau, C. K., See, Y. C., Scott, D. B., Bridges, J. M., Perna, S. M. & Davies, R. A., IEDM Tech. Digest, IEEE, NY, 1982, p. 714.20. Osburn, C. M., Tsai, M. Y., Roberts, S., Lucchese, C. J & Ting, C. Y., VLSI Science and Technology-1982, eds C. J. Del

48、lOca & W. M. Bullis, Electrochem. Soc., Pennington, NJ, 1982, p. 213.21. Berti, A. & Bolkhovsky, B., in Proc. of VMIC, Santa Clara, VMIC Cat. No.92ISMIC-101, June 1992, p. 267.22. Yamazaki T., Goto K., Fukano T., Nara Y., Sugii T., and Ito, T., in Proc. of Int. ZEDM Conf. (IEEE Cat. No. 93CH

49、3361-3) IEEE, NY, 1993, p. 906.23. dHeurle, F. M., in VLSI Science and Technology-1982, eds C. J. DellOca & W. M. Bullis, Electrochecm. Sot., Pennington, NJ, 1982, p. 194.24. Chemical Surface Preparation, Passivation, and Changing for Semiconductor Growth and Processing, eds. R. J. Nemanich, C.

50、R. Helms, M. Hirose, and G. W. Rubloff, Mat. Res. Sot. Proc. Vol. 259, MRS, Pittsburgh, 1992.25. Wei, C. S., Fraser, D. B., Lawrence Dass, M. & Brat, T., in Proc. VMZC, June 1990, IEEE, NY, Cat. #90TH0325-1. p. 233.26. Lien, C. D., & Nicolet, M.- A., J. Vat. Sci. Technol, B2 (1984) 738.27. R

51、evesz, P., Gyimesi, J. & Zsoldos, E., J. Appl. Phys 54 (1983) 1860.28. Wittmer, M. & Tu, K. N., Phys. Rev., B29 (1984) 2010.29. Murarka, S. P., J. Vat. Sci. Technol., B2 (1984) 693.30. Murarka, S. P. & Vaidya, S., J. Appl. Phys., 56 (1984) 3404.31. Giepel, Jr., H. J., Hsieh, N., Ishag, M

52、. H., Koburger, C. W. & White, F. R., IEEE J. Solid State Circuits, 15 (1980) 482.32. Murarka, S. P. & Fraser, D. B., J. Appl. Phys., 51 (1980) 350.33. Schmitz, J. E. J., Chemical Vapor Deposition of Tungsten and Tungsten Silicides, Noyes, Park Ridge, NJ, 1992.34. Fraser, D. B. & Murarka

53、, S. P., U. S. Patent 4,337,476, June 29, 1982.35. Murarka, S. P., Read, M. H. & Chang, C. C., J. Appl. Phys., 52 (1981) 7450.36. dHeurle, F. M., Petersson, C. S. & Tsai, M. Y., J. Appl. Phys., 51 (1980) 5976.37. Zener, C., J. Appl. Phys., 20 (1949) 943.38. Murarka, S. P., Kinsbron, E., Fras

54、er, D. B., Andrews, J. M. & Lloyd, E. J., J. Appl. Phys., 54 (1983) 6943.39. Bean, J. C. & Poate, J. M., Appl. Phys. Lett., 37 (1980) 203.40. Hensel, J. C., Levi, A. F. J., Tung, R. T. & Gibson, J. M., Appl. Phys. Lett., 47 (1985) 151.41. Lu, T. M., Private communication.42. Murarka, S.

55、P. in Characterization in Silicon Processing, ed. Yale Strausser, Butterworth-Heinemann, Boston, 1993, p. 53.43. Ko, S. H., Murarka, S. P. & Sitaram, A. R., J. Appl. Phys., 71 (1992) 5892.44. Nemanich, R. J., Jeon, H., Sukow, C. A., Honeycutt, J. W. & Rozgonyi, G. A., Mater. Rex Sot. Symp. P

56、roc., 260 (1992) 195.45. Murarka, S. P., Fraser, D. B., Sinha, A. K., Levinstein, H. J., Lloyd, E. J., Liu, R., Williams, D. S. & Hillenius, S. J., IEEE Trans. Electron Devices, ED-34 (1987) 2108.46. Gosele, U. & Tu, K. N., J. Appl. Phys., 53 (1982) 3252.47. Walser, R. M. & Bene, R. W.,

57、Appl. Phys. Lett., 28 (1976) 624.48. Tsaur, B. Y ., Lau, S. S., Mayer, J. W. & Nicolet, M.-A.,Appl. Phy. Lett., 38 (1981) 922.49. Ottaviani, G., J. Vat. Sci. Technol., 18 (1981) 924.50. Sitaram, A. R., Ph.D. Thesis, RPI, Troy, NY (1990).51. Pant, A. K., Murarka, S. P., Shepard, C. & Lanford, W.,J. Appl. Phys., 72 (1992) 1833.52. Poate, J. M. & Tisone, T. C., Appl. Ph