數(shù)電實(shí)驗(yàn)題目

1、前言數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)作為電子、 信息類專業(yè)的學(xué)科基礎(chǔ)課， 是一門重要的實(shí)踐課程， 具有很強(qiáng)的實(shí)踐性。 當(dāng)今，現(xiàn)代電子技術(shù)飛速發(fā)展，電子系統(tǒng)設(shè)計(jì)方法、手段日新月異，眾所周知，電子系統(tǒng)數(shù)字化已經(jīng)成為電 子技術(shù)和電子設(shè)計(jì)發(fā)展的必然趨勢(shì)。 為此，我院數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)課程也進(jìn)行了相應(yīng)的教學(xué)改革， 開 展了 PLD、CPLD、FPGA等先進(jìn)的 EDA教學(xué)內(nèi)容。與此同時(shí)，經(jīng)過(guò)多年的實(shí)踐教學(xué)總結(jié)和資料積累，我們感到 要發(fā)展和應(yīng)用先進(jìn)電子技術(shù)，必須掌握牢固學(xué)科基礎(chǔ)理論和基礎(chǔ)應(yīng)用，這在電子設(shè)計(jì)不斷推陳出新的時(shí)代， 更顯得尤為重要。本實(shí)驗(yàn)指導(dǎo)書是理論教學(xué)的延伸， 旨在培養(yǎng)和訓(xùn)練學(xué)生勤奮進(jìn)取、 嚴(yán)肅認(rèn)真、

2、 理論聯(lián)系實(shí)際的工作作風(fēng)和科 學(xué)研究精神。通過(guò)本實(shí)驗(yàn)課， 夯實(shí)數(shù)字電子技術(shù)基礎(chǔ)理論的學(xué)習(xí)， 進(jìn)一步加強(qiáng)基本實(shí)驗(yàn)方法和基本實(shí)驗(yàn)技能 的掌握，為培養(yǎng)鍛煉學(xué)生的綜合能力、創(chuàng)新素質(zhì)打下堅(jiān)實(shí)的基礎(chǔ)。本指導(dǎo)書按照教學(xué)大綱的要求編寫，在前一版的基礎(chǔ)上進(jìn)行了修訂，增減了部分內(nèi)容，精心設(shè)計(jì)了 14 個(gè)典 型的數(shù)字電路基礎(chǔ)實(shí)驗(yàn)范例，基本涵蓋了數(shù)字電路與邏輯設(shè)計(jì)課的教學(xué)內(nèi)容。每個(gè)實(shí)驗(yàn)均給出了實(shí)驗(yàn)?zāi)康摹?預(yù)習(xí)要求、實(shí)驗(yàn)原理、內(nèi)容、步驟和思考題，所有實(shí)驗(yàn)均可在純硬件或EDA實(shí)驗(yàn)環(huán)境中完成。附錄部分給出了實(shí)驗(yàn)箱的操作使用、實(shí)驗(yàn)中所使用到的集成電路管腳圖，以及常用邏輯符號(hào)對(duì)照表，方便學(xué)生查閱。 限于編者水平有限， 加之編寫

3、時(shí)間倉(cāng)促， 錯(cuò)誤和疏漏之處在所難免， 真誠(chéng)希望各位教師和同學(xué)提出批評(píng)和改 進(jìn)意見。實(shí)驗(yàn)一 數(shù)字電路實(shí)驗(yàn)基礎(chǔ)一、實(shí)驗(yàn)?zāi)康?掌握實(shí)驗(yàn)設(shè)備的使用和操作 掌握數(shù)字電路實(shí)驗(yàn)的一般程序 了解數(shù)字集成電路的基本知識(shí)二、預(yù)習(xí)要求復(fù)習(xí)數(shù)字集成電路相關(guān)知識(shí)及與非門、或非門相關(guān)知識(shí)三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯電路實(shí)驗(yàn)箱、萬(wàn)用表 74LS00、 74LS02、74LS48四、實(shí)驗(yàn)內(nèi)容和步驟1、實(shí)驗(yàn)數(shù)字集成電路的分類及特點(diǎn)目前，常用的中、小規(guī)模數(shù)字集成電路主要有兩類。一類是雙極型的，另一類是單極型的。各類當(dāng)中又有許多不同的產(chǎn)品系列。 雙極型雙極型數(shù)字集成電路以 TTL電路為主，品種豐富，一般以 74（民用）和

4、54（軍用）為前綴，是數(shù)字集成電 路的參考標(biāo)準(zhǔn)。其中包含的系列主要有：1. 標(biāo)準(zhǔn)系列主要產(chǎn)品，速度和功耗處于中等水平2. LS 系列主要產(chǎn)品，功耗比標(biāo)準(zhǔn)系列低3. S 系列高速型 TTL、功耗大、品種少4. ALS 系列快速、低功耗、品種少5. AS系列 S系列的改進(jìn)型 單極型單極型數(shù)字集成電路以 CMOS電路為主， 主要有 40004500系列、40H系列、HC系列和 HCT系列。其顯著的 特點(diǎn)之一是靜態(tài)功耗非常低，其它方面的表現(xiàn)也相當(dāng)突出，但速度不如 TTL 集成電路快。TTL 產(chǎn)品和 CMOS產(chǎn)品的應(yīng)用都很廣泛，具體產(chǎn)品的性能指標(biāo)可以查閱 TTL、CMOS集成電路各自的產(chǎn)品數(shù)據(jù) 手冊(cè)。在

5、本實(shí)驗(yàn)課程中，我們主要選用 TTL數(shù)字集成電路來(lái)進(jìn)行實(shí)驗(yàn)。2、TTL集成電路使用注意事項(xiàng) 外形及引腳TTL 集成電路的外形封裝與引腳分配多種多樣，如附錄中所示的芯片封裝形式為雙列直插式（DIP）。芯片外形封裝上有一處豁口標(biāo)志，在辨認(rèn)引腳分配時(shí)，芯片正面（有芯片型號(hào)的一面）面對(duì)自己，將此豁口標(biāo)志 朝向左手側(cè)，則芯片下方左起的第一個(gè)引腳為芯片的 1 號(hào)引腳，其余引腳按序號(hào)沿芯片逆時(shí)針?lè)植肌?電源每片集成電路芯片均需要供電方能正常使用其邏輯功能，供電電源為+5V單電源。電源正端（ +5V）接芯片的 VCC引腳，電源負(fù)端（ 0V）接芯片的 GND引腳，兩者不允許接反，否則會(huì)損壞集成電路芯片。除極少數(shù)芯

6、 片（如 74LS76）外，絕大多數(shù) TTL 集成電路芯片的電源引腳都是對(duì)角分布，即 VCC和 GND引腳呈左上右下 分布。 輸出端 芯片的輸出引腳不允許與 +5V和地直接相連，也不允許連接到邏輯開關(guān)上，否則會(huì)損壞芯片。但沒(méi)有使用的 輸出引腳允許懸空，盡量避免讓多余輸入端懸空。除 OC門和三態(tài)外，不允許將輸出端并聯(lián)使用。 芯片安裝 在通電狀態(tài)下，不允許安裝和拔起集成電路芯片。否則極易造成芯片損壞在使用多個(gè)芯片時(shí)應(yīng)當(dāng)注意芯片的豁口標(biāo)志朝向一致。 芯片混用問(wèn)題一般情況下，盡量避免混合使用 TTL類與 CMOS類集成電路。如需要混合使用時(shí)，必須考慮它們之間的電平 匹配及驅(qū)動(dòng)能力問(wèn)題。碰此種情況時(shí)，可

7、以查閱相關(guān)資料說(shuō)明，在此不再贅述。3、輸入與輸出信號(hào)的加載與觀察邏輯電路為二值邏輯，取值只有“ 0”、“ 1”兩種情況。對(duì)于邏輯電路的輸入，用邏輯開關(guān)來(lái)產(chǎn)生高、低電 平，通過(guò)導(dǎo)線將開關(guān)連接到電路中，即可輸入變量的“ 0”、“ 1”取值，原理如圖 1-1 所示。對(duì)邏輯電路的 輸出，實(shí)驗(yàn)中用兩種器件來(lái)進(jìn)行觀察：一種器件是發(fā)光二極管，原理如圖 1-2 所示；當(dāng)輸出為高電平時(shí)，發(fā) 光二極管發(fā)光； 反之，發(fā)光二極管，熄滅。另一種器件是數(shù)碼顯示器， 參見附錄 B“常見集成電路外部引腳” 部分。圖 1-1 邏輯開關(guān)原理圖圖 1-2 邏輯電平顯示原理圖3、邏輯功能測(cè)試分別測(cè)試一個(gè)與非門和一個(gè)或非門的邏輯功能，

8、 畫出實(shí)驗(yàn)邏輯圖， 并將測(cè)試結(jié)果記錄在自制的表中。 （提示： 與非門芯片的型號(hào)為 74LS00，或非門芯片的型號(hào)為 74LS02。測(cè)試時(shí)，輸入端分別接 2 只邏輯開關(guān)，以產(chǎn)生 輸入變量的組合；輸出端接到 LED上作為結(jié)果觀察。測(cè)試結(jié)果即為與非邏輯、或非邏輯的真值表。）4、顯示電路測(cè)試按圖 1-1 連接邏輯電路，在芯片的輸入端上依次加上 00001111 的二進(jìn)制代碼，將相應(yīng)的電路輸出顯示結(jié) 果記錄到表 1-1 中。（試想，實(shí)驗(yàn)中為什么需要一塊 74LS48芯片呢不用芯片只接用邏輯開關(guān)與數(shù)碼管相連 行不行）圖 1-1 數(shù)碼顯示器測(cè)試電路表 1-1 數(shù)碼顯示器測(cè)試結(jié)果輸入輸出DCBA16 進(jìn)制數(shù)1

9、0進(jìn)制 數(shù)顯示結(jié)果（涂 黑）0000000100100011010001010110011110001001101010111100110111101111五、思考題 正邏輯情況下，數(shù)字電路中的邏輯“ 1”、邏輯“ 0”、高電平、低電平、 VCC、 GND、+5V、0V 之間有什 么關(guān)系 數(shù)字電路中的正邏輯與負(fù)邏輯有什么不同 什么是高電平有效和低電平有效什么是最高有效位和最低有效位 BCD碼與 8421 碼是等同的嗎 如何將邏輯表達(dá)式轉(zhuǎn)化成邏輯電路圖或反之實(shí)驗(yàn)集成邏輯門電路的邏輯功能一、實(shí)驗(yàn)?zāi)康?熟悉 TTL 集成邏輯門電路的邏輯功能及其特點(diǎn) 掌握 TTL 集成邏輯門電路邏輯功能的測(cè)試方法 熟

10、悉 TTL 集成邏輯門電路之間的邏輯關(guān)系二、預(yù)習(xí)要求 復(fù)習(xí)與非門、與門、或門、或非門、與或非門、異或門及三態(tài)門的邏輯功能 復(fù)習(xí)邏輯代數(shù)以及邏輯表達(dá)式之間的轉(zhuǎn)換三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯電路實(shí)驗(yàn)箱 74LS00、 74LS02、 74LS125四、實(shí)驗(yàn)內(nèi)容和步驟1TTL門電路無(wú)用輸入端的處理方法TTL 與非門電路和或非門電路的流行符號(hào)如圖 2-1 所示，與國(guó)家公布的標(biāo)準(zhǔn)符號(hào)有一定的區(qū)別圖 2-1 “與非”門、“或非”門電路符號(hào)如果要用與非門（ 74LS00）和或非門（ 74LS02）分別構(gòu)成非門（反相器），應(yīng)如何實(shí)現(xiàn)畫出實(shí)現(xiàn)非邏輯的電 路圖。如果有多余的輸入引腳沒(méi)有使用，在實(shí)驗(yàn)中應(yīng)如何

11、處理2用“與非”門構(gòu)成的基本電路用與非門 74LS00組成下列門電路，并測(cè)試它們的邏輯功能。 ； ； ； ； 把設(shè)計(jì)的邏輯電路圖畫出， 然后按電路圖接線， 對(duì)所設(shè)計(jì)的邏輯電路進(jìn)行測(cè)試， 并將測(cè)試的結(jié)果 （即真值表） 填入自制的表中。3TTL三態(tài)門的邏輯功能測(cè)試圖 2-2 “三態(tài)”門的測(cè)試電路將 TTL 三態(tài)門 74LS125和與非門 74LS00按圖 2-2 連線，輸入端 A、 B、 分別接到 3 個(gè)邏輯開關(guān)，輸出端 Y 接到一個(gè)發(fā)光二極管。改變控制端 和輸入端 A、B 輸入信號(hào)的高、低電平，觀察輸出端的輸出狀態(tài)，將結(jié) 果填入自制的表中，并分析電路的作用原理。五、思考題圖 2-3 思考題電路

12、若與或非門電路如圖 2-3 所示，要實(shí)現(xiàn) 功能，多余輸入端應(yīng)如何處理 想要實(shí)現(xiàn)“線與”邏輯，應(yīng)該使用什么樣的邏輯門請(qǐng)畫出實(shí)現(xiàn)的原理圖并加以說(shuō)明實(shí)驗(yàn)三 組合邏輯電路的分析一、實(shí)驗(yàn)?zāi)康?熟悉組合邏輯電路的特點(diǎn)及一般分析方法 熟悉中規(guī)模集成組合電路編碼器、譯碼器等器件的基本邏輯功能和簡(jiǎn)單應(yīng)用、預(yù)習(xí)要求 復(fù)習(xí)組合邏輯電路的分析方法 復(fù)習(xí)全加器、編碼器、譯碼器三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS48、74LS51、74LS86、74LS138、 74LS148四、實(shí)驗(yàn)內(nèi)容和步驟1全加器的功能測(cè)試將 74LS86（異或門）、 74LS00和 74LS51（與或非門）按圖 3

13、-1 連線。輸入端 Ai 、 Bi 、Ci-1 分別接 3個(gè)邏 輯開關(guān)，輸出端 Si、Ci 分別接 2個(gè)發(fā)光二極管。 改變輸入端輸入信號(hào)的狀態(tài)， 觀察輸出端的輸出信號(hào)狀態(tài)， 把結(jié)果填入自制的表中，并寫出輸出函數(shù) Si、Ci 的邏輯表達(dá)式（化簡(jiǎn)）。28 線3 線優(yōu)先編碼器的功能測(cè)試將 83線優(yōu)先編碼器 74LS148按圖 3-2 接線，其中輸入端分別接 9個(gè)邏輯開關(guān)，輸出端 QC、QB、QA、GS 和 EO分別接 5 個(gè)發(fā)光二極管。 按表 3-1 改變輸入端的輸入狀態(tài)， 觀察輸出端的輸出狀態(tài)并把結(jié)果填入表中。圖 3-1 全加器的測(cè)試電路圖 3-2 8 3 線優(yōu)先編碼器電路3譯碼器的功能測(cè)試 將二

14、進(jìn)制 3-8 線譯碼器 74LS138按圖 3-3 接線。用邏輯開關(guān)輸入 G1、G2A、G2B、 A、 B、 C 等信號(hào)，用發(fā) 光二極管觀察輸出 Y0Y7 狀態(tài)，并把結(jié)果填入表 3-2 中。 將 BCD碼到七段碼譯碼驅(qū)動(dòng)器 74LS48 按圖 3-4 接線。用邏輯開關(guān)輸入 BCD碼的編碼信號(hào) D、 C、 B、 A， 通過(guò)七段數(shù)碼管的顯示，觀察電路的輸出狀態(tài)，并把結(jié)果填入表 3-3 。圖 3-3 3 8 譯碼器電路圖 3-4 BCD 碼七段碼譯碼驅(qū)動(dòng)電路注： G2 G2AG2B五、思考題如何用兩片 74LS138組成 4-16 線譯碼器（畫出邏輯原理圖）實(shí)驗(yàn)四 數(shù)據(jù)選擇器一、實(shí)驗(yàn)?zāi)康?熟悉四選一

15、、八選一數(shù)據(jù)選擇器的邏輯功能 熟悉中規(guī)模集成組合電路的分析方法二、預(yù)習(xí)要求 復(fù)習(xí)組合邏輯電路的分析方法 復(fù)習(xí)常用中規(guī)模組合邏輯器件相關(guān)知識(shí)三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS138、 74LS151、74LS153四、實(shí)驗(yàn)內(nèi)容和步驟1四選一數(shù)據(jù)選擇器的測(cè)試將四選一數(shù)據(jù)選擇器 74LS153按圖 4-1 接線。 B、A、1C3、1C2、1C1、1C0為信號(hào)輸入端， 1Y為相應(yīng)的信號(hào) 輸出端。在 1C3、1C2、1C1、1C0狀態(tài)確定的條件下，改變 B、A 信號(hào)，觀察 1Y 的輸出狀態(tài)，并把結(jié)果填入 表 4-1 。然后寫出 1Y 的邏輯表達(dá)式。2四選一數(shù)據(jù)選擇器的分析用雙四選一數(shù)據(jù)

16、選擇器 74LS153組成如圖 4-2 所示電路。 先對(duì)該邏輯進(jìn)行測(cè)試， 把測(cè)試的結(jié)果填入自制的表 中。然后分析測(cè)試結(jié)果，寫出輸出函數(shù) 1Y、 2Y的邏輯表達(dá)式，并說(shuō)明該邏輯電路完成什么樣的邏輯功能。圖 4-1 四選一數(shù)據(jù)選擇器測(cè)試圖 4-2 四選一數(shù)據(jù)選擇器分析3八選一數(shù)據(jù)選擇器的測(cè)試將八選一數(shù)據(jù)選擇器 74LS151按圖 4-3 接線。其中 C、B、A 為三位地址碼， 為低電平選通輸入端， D0D7 為數(shù)據(jù)輸入端， Y 為原碼輸出端， W為反碼輸出端。按照表 4-3 所示在電路的輸入端加載輸入信號(hào)，觀察輸 出端的輸出狀態(tài)，并把結(jié)果填入表 4-2 。4八選一數(shù)據(jù)選擇器的分析圖 4-3 八選一

17、數(shù)據(jù)選擇器測(cè)試 分析圖 4-4 的邏輯電路完成什么樣的邏輯功能。置數(shù)據(jù)輸入端 分別兩次加載地址碼輸入端 C、B、A 的輸入信號(hào)為 07，同時(shí)觀察發(fā)光二極管的狀態(tài)， 中，然后根據(jù)結(jié)果對(duì)電路進(jìn)行分析。圖 4-4 八選一數(shù)據(jù)選擇器分析D0D7的輸入信號(hào)分別為或兩種狀態(tài)后，再將結(jié)果記錄到表 4-4五、思考題8選1數(shù)據(jù)選擇器 74LS151芯片組成圖 4-5 所示電路。 分析電路功能，寫出電路輸出函數(shù) 式。 若改用 74LS153芯片實(shí)現(xiàn)函數(shù) F，試畫出其電路圖。F的邏輯表達(dá)圖 4-5 思考題電路實(shí)驗(yàn)五 小規(guī)模組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?掌握用集成門電路進(jìn)行組合電路設(shè)計(jì)的方法，并通過(guò)實(shí)驗(yàn)驗(yàn)證設(shè)計(jì)的正

18、確性 熟悉靈活運(yùn)用不同的門電路來(lái)達(dá)到同一設(shè)計(jì)要求的方法、實(shí)驗(yàn)預(yù)習(xí) 復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法 根據(jù)實(shí)驗(yàn)任務(wù)和要求以及實(shí)驗(yàn)提供的門電路和裝置設(shè)計(jì)邏輯電路，要求所設(shè)計(jì)的電路在條件允許下盡量 優(yōu)化三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS04、 74LS10、 74LS20四、實(shí)驗(yàn)內(nèi)容和步驟1三變量不一致電路設(shè)計(jì)一個(gè)“三變量不一致電路”， 當(dāng)輸入的三個(gè)變量不相同時(shí)， 電路輸出為“ 1”，否則為“ 0”。要求全部 用“與非”門實(shí)驗(yàn)，且輸入僅給出原變量。2裁判表決電路舉重比賽有三個(gè)裁判，一個(gè)主裁判 A，兩個(gè)副裁判 B、C。在杠鈴是否完全舉起的裁決中，每一個(gè)裁判通過(guò)按 下自己面前

19、的按鈕來(lái)裁決。 最終的裁決取決于至少兩名裁判的裁決， 其中必須要有主裁判。 如果最終的裁決 為杠鈴舉起成功，則輸出舉重“有效”指示燈亮，否則“無(wú)效”指示燈亮。請(qǐng)?jiān)O(shè)計(jì)此邏輯電路。3簡(jiǎn)易自動(dòng)售票機(jī)設(shè)計(jì)一臺(tái)簡(jiǎn)易自動(dòng)售票機(jī)的控制電路， 要求投入伍角、 貳角或兩個(gè)壹角的錢幣時(shí)， 輸出一張價(jià)值貳角的郵票， 并能找補(bǔ)多余的零錢。4交通信號(hào)故障監(jiān)測(cè)設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，正常工作情況下，任何 時(shí)刻點(diǎn)亮的狀態(tài)只能是紅、 綠或黃加上綠當(dāng)中的一種。 而當(dāng)出現(xiàn)其他五種點(diǎn)亮的狀態(tài)時(shí)， 電路發(fā)生故障， 要 求邏輯電路發(fā)出故障信號(hào)，以提醒維修人員前去修理。五、思考題總結(jié)使用

20、小規(guī)模組合邏輯器件設(shè)計(jì)邏輯電路的一般方法。實(shí)驗(yàn)六 中規(guī)模組合邏輯電路的設(shè)計(jì)、實(shí)驗(yàn)?zāi)康?熟悉中規(guī)模集成電路的使用 掌握用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法二、實(shí)驗(yàn)預(yù)習(xí)復(fù)習(xí)數(shù)據(jù)選擇器和譯碼器的邏輯功能三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS20、 74LS151、 74LS138四、實(shí)驗(yàn)內(nèi)容和步驟1路燈控制電路 試用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)路燈控制電路，要求在四個(gè)不同的地方都能獨(dú)立地開燈和關(guān)燈 2一位全減器試用 38 譯碼器 74LS138設(shè)計(jì)一位全減器。3三變量邏輯函數(shù)用 8 選 1 數(shù)據(jù)選擇器 74LS151 芯片實(shí)現(xiàn)三變量邏輯函數(shù)：4多輸出邏輯函數(shù)試?yán)?3-8 譯碼

21、器 74LS138產(chǎn)生一組多輸出邏輯函數(shù)：五、思考題總結(jié)使用中規(guī)模組合邏輯器件設(shè)計(jì)邏輯電路的一般方法。實(shí)驗(yàn)七 觸發(fā)器一、實(shí)驗(yàn)?zāi)康?學(xué)習(xí)觸發(fā)器邏輯功能的測(cè)試方法 進(jìn)一步熟悉 RS觸發(fā)器、集成 D觸發(fā)器和 JK 觸發(fā)器的邏輯功能及其觸發(fā)方式二、實(shí)驗(yàn)預(yù)習(xí) 復(fù)習(xí)各種觸發(fā)器的邏輯功能 復(fù)習(xí)不同觸發(fā)器的相應(yīng)觸發(fā)方式三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS74、 74LS76四、實(shí)驗(yàn)內(nèi)容和步驟1基本 RS觸發(fā)器基本 RS觸發(fā)器用與非門 74LS00構(gòu)成，按圖 7-1 接好線。在輸入端加上不同的信號(hào)， 通過(guò)發(fā)光二極管觀察電 路輸出端的狀態(tài)。把結(jié)果填入自制的表中。圖 7-2 D 觸發(fā)

22、器的預(yù)置和清零功能2D觸發(fā)器用帶預(yù)置和清除的雙 D型觸發(fā)器 74LS74來(lái)測(cè)試上升沿觸發(fā)集成 D 型觸發(fā)器的邏輯功能。先按圖 7-2 接線， 在時(shí)鐘脈沖的不同電平狀態(tài)， 改變預(yù)置端 PRE和清除端 CLR的信號(hào)，通過(guò)發(fā)光二極管觀察觸發(fā)器的輸出狀態(tài)。 把結(jié)果填入自制的表中。然后，按圖 7-3 接線，測(cè)試 D觸發(fā)器的邏輯功能。在 D觸發(fā)器的邏輯功能測(cè)試中，先將數(shù)據(jù)輸入端 D分別置入“ 0”或“ 1”，再用清零端 CLR和預(yù)置端 PRE 分別將觸發(fā)器的輸出端清除為“ 0”或置位為“ 1”，最后再用單脈沖按鈕向觸發(fā)器的時(shí)鐘輸入端 CLK發(fā)出脈 沖的上升邊沿和下降邊沿，同時(shí)觀察電路輸出端 Q的輸出狀態(tài)，

23、把結(jié)果填入表 7-1 中。 注意：清零和置位之后，清除端 CLK和預(yù)置端 PRE必須置成“ 1”狀態(tài)。7-4 JK 觸發(fā)器清除和預(yù)置功能的測(cè)試表 7-1DCLKQn+1Qn0Qn101圖 7-3 D 觸發(fā)器邏輯功能測(cè)試3 JK觸發(fā)器用帶預(yù)置和清除的雙 JK觸發(fā)器 74LS76來(lái)測(cè)試下降沿觸發(fā)集成 JK 觸發(fā)器的邏輯功能。先按圖 7-4 接線，改 變預(yù)置端 PRE和清除端 CLR的信號(hào)，通過(guò)發(fā)光二極管觀察觸發(fā)器 Q輸出端的輸出狀態(tài)。 把結(jié)果填入自制的表 中。然后，按圖 7-5 接線，測(cè)試 JK 觸發(fā)器的邏輯功能。圖 7-5 JK 觸發(fā)器邏輯功能測(cè)試表 7-2JKCLKQn+1Qn0Qn10001

24、1011在 JK觸發(fā)器的邏輯功能測(cè)試中，先將數(shù)據(jù)輸入端 J、K分別置入 00、01、10或 11，再用清除端 CLR和預(yù)置 端 PRE分別將觸發(fā)器的輸出端清除為“ 0”或置位為“ 1”，最后再用單脈沖按鈕向觸發(fā)器的時(shí)鐘輸入端 CLK 發(fā)出脈沖的上升邊沿和下降邊沿，同時(shí)觀察電路輸出端 Q的輸出狀態(tài)，把結(jié)果填入表 7-2 中。 注意：清零和置位之后，清除端 CLK和預(yù)置端 PRE必須置成“ 1”狀態(tài)。4觸發(fā)器的簡(jiǎn)單應(yīng)用用觸發(fā)器可以很容易地實(shí)現(xiàn)對(duì)輸入脈沖信號(hào)的分頻功能。圖7-6 中，用 D 觸發(fā)構(gòu)成的分頻電路實(shí)現(xiàn)對(duì) CP1脈沖的二分頻，用 JK觸發(fā)器構(gòu)成的分頻電路實(shí)現(xiàn)對(duì) CP2脈沖的四分頻。按圖接線

25、， Q1和 Q2分別接到 2 個(gè) 發(fā)光二極管， CP1和 CP2同時(shí)接到單脈沖的輸出端。按動(dòng)單脈沖按鈕，觀察 Q1與 CP1和 Q2與 CP2的對(duì)應(yīng)關(guān) 系，把觀察的結(jié)果記錄到自制的表中，根據(jù)表中的數(shù)據(jù)畫出Q1、 Q2與 CP對(duì)應(yīng)的波形圖。注意：在按下和釋放單脈沖按鈕的時(shí)刻，就應(yīng)對(duì) Q1和 Q2的狀態(tài)變化進(jìn)行觀察。圖 7-6 二分頻和四分頻電路五、思考題 RS 觸發(fā)器“不定”狀態(tài)的含義是什么 指出圖 7-7 的電路是什么功能，并畫出時(shí)序圖圖 7-7 思考題電路實(shí)驗(yàn)八同步時(shí)序邏輯電路的分析一、實(shí)驗(yàn)?zāi)康?熟悉同步時(shí)序邏輯電路的一般分析、設(shè)計(jì)方法 熟悉移位寄存器和同步計(jì)數(shù)器的邏輯功能二、實(shí)驗(yàn)預(yù)習(xí)復(fù)習(xí)觸

26、發(fā)器的功能、特點(diǎn)和應(yīng)用三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS08、74LS10、74LS86、74LS74、74LS76四、實(shí)驗(yàn)內(nèi)容和步驟1移位寄存器型計(jì)數(shù)器 將集成 D型觸發(fā)器 74LS74按圖 8-1 接線。電路的脈沖輸入端 CP接單脈沖， 三個(gè)輸出端 Q3、Q2、Q1分別 接發(fā)光二極管。 用觸發(fā)器的異步清零端 CLR將觸發(fā)器初始狀態(tài)復(fù)位為“ 000”，Q3Q2Q1 000。逐次按動(dòng)單脈 沖按鈕，觀察在 CP脈沖作用下，計(jì)數(shù)器輸出端的變化狀態(tài)，將結(jié)果填入自制的表中。分析電路輸出端狀態(tài) 變化的規(guī)律，畫出狀態(tài)轉(zhuǎn)換圖，并說(shuō)明電路的功能。圖 8-1 移位寄存器型計(jì)數(shù)器

27、（ 1 ） 將集成 D 型觸發(fā)器 74LS74按圖 8-2 接線。電路的脈沖輸入端 CP接單脈沖，四個(gè)輸出端 Q4、Q3、Q2、Q1 分別接發(fā)光二極管。 用觸發(fā)器的異步清除端 CLR將觸發(fā)器初始狀態(tài)復(fù)位為“ 0000”， Q4Q3Q2Q10000。（同 樣，可以用各觸發(fā)器的預(yù)置端將觸發(fā)器的初始狀態(tài)置為某個(gè)狀態(tài)。）逐次按動(dòng)單脈沖按鈕，觀察在CP脈沖作用下， 計(jì)數(shù)器輸出端的變化狀態(tài)， 將結(jié)果填入自制的表中。 分析電路輸出端狀態(tài)變化的規(guī)律， 畫出狀態(tài)轉(zhuǎn) 換圖，并說(shuō)明電路的功能。觸發(fā)器組成的同步計(jì)數(shù)器將集成 JK觸發(fā)器 74LS76按圖 8-3 接線。 A端接邏輯開關(guān)， CP端接單脈沖， Q1、Q2、

28、Y端分別接三個(gè)發(fā)光二 極管。設(shè)各觸發(fā)器的初始狀態(tài)均為“ 0”（用異步清零端復(fù)位），觀察當(dāng) A端分別接“ 0”和“ 1”電平時(shí)， 觸發(fā)器輸出端 Q1、Q2和電路輸出端 Y 的變化情況，并把結(jié)果填入自制的表中。根據(jù)結(jié)果分析電路輸出的變 化規(guī)律，畫出狀態(tài)轉(zhuǎn)換圖，并說(shuō)明電路的功能。圖 8-2 移位寄存器型計(jì)數(shù)器（ 2 ）圖 8-3 JK 觸發(fā)器組成的同步計(jì)數(shù)器電路五、思考題總結(jié)同步時(shí)序邏輯電路的一般分析方法。實(shí)驗(yàn)九 中規(guī)模集成時(shí)序邏輯器件的應(yīng)用一、實(shí)驗(yàn)?zāi)康氖煜ぶ幸?guī)模集成時(shí)序電路：同步十進(jìn)制計(jì)數(shù)器 74LS160、雙向移位寄存器 74LS194的邏輯功能和使用方 法 掌握中規(guī)模集成時(shí)序電路的分析方法二、

29、實(shí)驗(yàn)預(yù)習(xí) 計(jì)數(shù)器、移位寄存器的功能和特點(diǎn) 中規(guī)模集成時(shí)序電路的功能特點(diǎn)和使用方法三、實(shí)驗(yàn)器材 直流穩(wěn)壓電源、數(shù)字邏輯實(shí)驗(yàn)箱 74LS00、 74LS160、 74LS194四、實(shí)驗(yàn)內(nèi)容和步驟1同步十進(jìn)制計(jì)數(shù)器 集成同步十進(jìn)制計(jì)數(shù)器 74LS160除了具有十進(jìn)制加法計(jì)數(shù)功能之外，還有預(yù)置數(shù)、異步清零和計(jì)數(shù)保持 的功能，其功能表如表 9-1 所示。建立74LS160的實(shí)驗(yàn)電路如圖 9-1 。使能端 ENT和ENP接高電平“ 1”，清零端CLR和置數(shù)端 LOAD也接高電 平“1”，使集成同步十進(jìn)制計(jì)數(shù)器 74LS160進(jìn)入同步十進(jìn)制計(jì)數(shù)狀態(tài)。計(jì)數(shù)輸出端 QD、QC、QB、QA接 BCD- 七段碼譯碼

30、驅(qū)動(dòng)顯示器，用于觀察狀態(tài)數(shù)的變化。同時(shí)，計(jì)數(shù)輸出端也接到邏輯分析儀，用來(lái)觀察計(jì)數(shù)器 的時(shí)序波形。打開仿真開關(guān)，在連續(xù)脈沖的作用下，觀察譯碼顯示器數(shù)字的變化規(guī)律，并用邏輯分析儀觀察計(jì)數(shù)器狀態(tài)的 轉(zhuǎn)換規(guī)律。試在圖 9-1-A 的波形圖中標(biāo)出顯示器數(shù)字變化時(shí)計(jì)數(shù)器輸出的狀態(tài)。表 9-1CLKCLRLOADENPENT工作狀態(tài)×0×××清零10××預(yù)置數(shù)×1101保持×11×0保持1111計(jì)數(shù)圖 9-1 74LS160 同步十進(jìn)制計(jì)數(shù)器電路將 74LS160計(jì)數(shù)器的 QB端和 QC端分別連到一個(gè)與非門的輸入端， 與非門的輸出端接 74LS160的異步清除端 CLR，其余的連接關(guān)系不變， 如圖 9-1a 。這樣就構(gòu)成了一個(gè)采用清零法的同步六進(jìn)制計(jì)數(shù)器。