觸發(fā)器投影與詳解

1、第四章 觸發(fā)器觸發(fā)器：在輸入信號撤銷后仍能保持原有狀態(tài)，輸出是當(dāng)前輸入信號和電路原有狀態(tài)共同作用的結(jié)果4.2 觸發(fā)器的電路結(jié)構(gòu)與動作特點(diǎn) 4.2.1 直接置位復(fù)位RS觸發(fā)器 凡是觸發(fā)器都有2個(gè)狀態(tài)0狀態(tài)：Q=0、；1狀態(tài)：Q=1、l 由或非門構(gòu)成的RS觸發(fā)器“1”輸入強(qiáng)制輸出為“0”，RD、SD常維持“0”SDRDQnQn+10000001110011011010001101100*1110*信號撤銷后2輸入端均應(yīng)當(dāng)回到低電平輸入均為1時(shí)，撤銷后狀態(tài)不定；正常時(shí)不允許出現(xiàn)這種輸入，稱使用的約束條件為SDRD=0。由與非門構(gòu)成的RS觸發(fā)器低電平輸入才能改變狀態(tài)，信號撤銷后應(yīng)回到高電平；輸入均為0

2、時(shí)，撤銷后狀態(tài)不定；正常時(shí)不允許出現(xiàn)這種輸入，約束條件同樣為SDRD=0。 QnQn+11100111101010111100010100001*0011*RS觸發(fā)器的波形圖輸入信號直接加到輸出門上，可以改變觸發(fā)器狀態(tài)，所以叫直接置位復(fù)位觸發(fā)器。4.3電平觸發(fā)的觸發(fā)器(鎖存器)l 同步RS觸發(fā)器為了使各部件協(xié)調(diào)一致的動作，采用時(shí)鐘信號來進(jìn)行同步；同步也可以抑制競爭冒險(xiǎn)的影響；用于同步的時(shí)鐘叫同步時(shí)鐘；只有在CP為高（低）電平時(shí)觸發(fā)器才能發(fā)生狀態(tài)改變；四種輸入組合：置1、清0、不變、非法（約束條件SR=0）；為了在系統(tǒng)運(yùn)行前（時(shí)鐘產(chǎn)生之前）能夠給觸發(fā)器設(shè)定到一個(gè)期望的狀態(tài)，又增加了直接置位復(fù)位輸

3、入端（異步置位復(fù)位）。工作特點(diǎn)、符號、波形分析： 該電路的狀態(tài)在CP=0時(shí)不再變化，通常應(yīng)當(dāng)在CP=0后才使用輸出信號。CP=1時(shí)不規(guī)則的加載信號會產(chǎn)生誤動作，如組合電路產(chǎn)生的競爭冒險(xiǎn)，改變了期望的狀態(tài)。所以通常不允許在CP高電平時(shí)輸入信號不按要求變化。l D鎖存器：(將雙輸入端變?yōu)閱屋斎攵?D=1時(shí)Q=1，D=0時(shí)Q=0用于單端信號輸入，同時(shí)也能保證不會出現(xiàn)輸入都為高電平的情況；但是同時(shí)也沒有都為低電平的情況；CP=1時(shí)輸出同樣會跟著輸入改變； 與或非門組成的D鎖存器（7475采用）原理：1端鉗制對方為0、只有為1端變成0才能改變原有狀態(tài)。由傳輸門組成的D鎖存器 TG1導(dǎo)通時(shí)輸入信號直通，T

4、G2導(dǎo)通時(shí)形成互鎖。4.4 脈沖觸發(fā)的觸發(fā)器l 主從RS觸發(fā)器以上同步觸發(fā)器在CP（CLK）維持高電平時(shí)，只要輸入變輸出就能跟著變，同步效果不理想，為了做到每個(gè)時(shí)鐘周期內(nèi)（每個(gè)脈沖）觸發(fā)器的輸出最多只能改變一次，設(shè)計(jì)出主從結(jié)構(gòu)觸發(fā)器。在CP=1時(shí)主觸發(fā)器的狀態(tài)仍然會隨R、S變，但是從觸發(fā)器（觸發(fā)器的最終狀態(tài)）不變，CP=0時(shí)從觸發(fā)器雖然能隨輸入的變化而變，但是它的輸入不會改變了。CP從1變?yōu)?的瞬間主觸發(fā)器的狀態(tài)（、）決定了觸發(fā)器最終的狀態(tài)，一般稱之為時(shí)鐘的下跳沿觸發(fā)。但是如果下降沿時(shí)的輸入為00，而那之前(CP=1期間)又有過使、產(chǎn)生變化的窄脈沖，然后R、S再回到00，同樣會產(chǎn)生錯(cuò)誤的結(jié)果。

5、所以這種主從觸發(fā)器同樣不允許在CP=1時(shí)輸入信號不按要求變化。若下降沿時(shí)S=R=1，同樣會出現(xiàn)不穩(wěn)定狀態(tài)，所以主從RS觸發(fā)器也必須遵循約束條件SR=0。波形分析：（第7周期放大，CP=1時(shí)的干擾脈沖在跳變時(shí)若S=R=0仍會產(chǎn)生錯(cuò)誤結(jié)果） l JK觸發(fā)器將輸出反饋到輸入端，用“0”封鎖“1”解決了SR=0的約束問題；增加了J=K=1時(shí)的“計(jì)數(shù)”工作方式；仍然存在CP=1、下降沿發(fā)生前的干擾脈沖問題。例如在Q=1時(shí)，在CP=1期間只要在K輸入端（不論J端是什么電平）有一個(gè)正脈沖發(fā)生，主觸發(fā)器一定會翻轉(zhuǎn)成0狀態(tài)，并且無法恢復(fù)，當(dāng)CP下降沿時(shí)鎖進(jìn)從觸發(fā)器。所以JK觸發(fā)器更加要求在CP=1時(shí)不能有干擾信

6、號加到輸入端。真值表（P195）l 多輸入端JK觸發(fā)器。多輸入端是與邏輯關(guān)系，因此J=J1J2、K=K1K2，其他特性不變。脈沖觸發(fā)的觸發(fā)器總結(jié)：在每個(gè)脈沖周期只有一種狀態(tài)輸出主從RS觸發(fā)器：CP=1期間的輸入變化會導(dǎo)致輸出出錯(cuò)（CP下降瞬間R=S=0，輸出不是不變）；受約束條件SR=0所限；JK觸發(fā)器：CP=1期間的輸入變化更易導(dǎo)致輸出出錯(cuò)；解決了SR=0的約束問題、增加了計(jì)數(shù)工作方式；4.5 邊沿觸發(fā)器僅在時(shí)鐘跳變（上下皆可）瞬間的輸入信號有效，其前后的變化對觸發(fā)器的狀態(tài)沒有影響。方法是在跳變前主觸發(fā)器允許其輸出跟隨輸入變化，從觸發(fā)器保持原有的狀態(tài)不變；跳變的瞬間主觸發(fā)器將當(dāng)時(shí)的輸入數(shù)據(jù)鎖

7、存，不再跟隨輸入變化，跳變后從觸發(fā)器根據(jù)主觸發(fā)器鎖存的數(shù)據(jù)輸出。一、CMOS傳輸門邊沿觸發(fā)器正跳沿觸發(fā)的D觸發(fā)器。CP=0時(shí)，主觸發(fā)器輸出Q1=；G3、G4互鎖，從觸發(fā)器保持原狀態(tài)，不隨主觸發(fā)器動作。CP變?yōu)楦唠娖胶笾饔|發(fā)器不再跟隨輸入變化，而是鎖住最后瞬間的數(shù)據(jù)；從觸發(fā)器跟隨主觸發(fā)器的狀態(tài)變化，因主觸發(fā)器不再變化，所以輸出的是主觸發(fā)器剛才鎖存的數(shù)據(jù)。CPDQnQn+1×××Qn000010101111D觸發(fā)器的狀態(tài)完全取決于跳變時(shí)刻的輸入D，與以前的狀態(tài)無關(guān)；也沒有計(jì)數(shù)工作方式。D觸發(fā)器與前面的D鎖存器不同之處在于前者是時(shí)鐘的跳沿觸發(fā)，后者是電平使能，高電平期間

8、輸出跟隨輸入變化。二、維持阻塞觸發(fā)器l 維持阻塞結(jié)構(gòu)的RS觸發(fā)器CP=0時(shí)Q1=1，Q和保持原狀；S1=S、R1=R；在CP跳變?yōu)楦唠娖降乃查g，S1、R1決定了和Q1的值。在CP上跳變時(shí)，若S1=1、R1=0（也即=0、=1），則=0、Q1=1，并且Q=1、=0；由于=0，封鎖了G4和G5，因此在整個(gè)CP=1期間不可能改變狀態(tài)。在CP上跳變時(shí)，若S1=0、R1=1，情況相同，僅輸出Q=0、=1；若在CP上跳變時(shí)，S1=R1=0（=1），則Q1=1，Q和維持不變；但若在CP=1的期間和中有1個(gè)先變?yōu)?，則其對應(yīng)的Q（或）就變?yōu)?，且不再隨輸入變化；若在跳變時(shí)S1=R1=1，則會出現(xiàn)不確定情況，Q

9、1和誰先變?yōu)榈碗娖骄湍芫S持住低電平，另一個(gè)必然成高電平。所以需遵從SR=0約束條件。l 維持阻塞結(jié)構(gòu)的D觸發(fā)器改變：去掉G4輸出到G3的阻塞線，因?yàn)檫@根線已多余。該線原來的作用是當(dāng)G4=0時(shí)封鎖住G3、G6，現(xiàn)在G4=0G6=1，G3=1G5=0，同樣封鎖住G3。CP=0時(shí)，G3=G4=1若D=1，則R1=0S1=1，CP1G3=0Q=1若D=0，則R1=1S1=0 CP1G4=0=1該D觸發(fā)器不會出現(xiàn)S1=R1的情況。l 維持阻塞JK觸發(fā)器將D觸發(fā)器改變?yōu)镴K觸發(fā)器： JKQD01X010X10000001111011110該JK觸發(fā)器沒有主從式JK觸發(fā)器跳變前輸入需穩(wěn)定的問題，一切OK！三

10、、利用傳輸延遲時(shí)間的邊沿觸發(fā)器 動作特點(diǎn)：G3、G4動作延遲靜態(tài)時(shí)，無論J、K、CP如何狀態(tài)觸發(fā)器狀態(tài)不會改變：只要某輸出為0，就一定使對方維持在1，其他任何信號都不起作用；狀態(tài)改變：當(dāng)輸出為0的一方輸入為1時(shí)先將己方輸出改為1，再將對方變?yōu)?；因此只有在動態(tài)情況下才有可能改變原狀態(tài)。若Q=0，欲使觸發(fā)器翻轉(zhuǎn)只能設(shè)法使G1輸出變?yōu)椤?”，也即使A1、A2都輸出“0”。若輸入J=1、K=0或K=1CP=0時(shí)，M=N=1，不會變化；CP=1時(shí)，M=0、N=1，因?yàn)锳2輸出為1，所以Q=0，因?yàn)锽1=B2=0，所以=1，仍然維持原狀CP由1變?yōu)?的瞬間，由于G3、G4的延遲作用仍然有M=0、N=1，

11、使A2=0；而因CP=0，故A1=0、B1=0，此刻A1、A2都輸出為0，所以Q變?yōu)?；由于延遲N還維持在1，所以B1輸出1，變?yōu)?。CPJKQnQn+1××××Qn000000111001101101000110110111104.6 觸發(fā)器的邏輯功能及其描述方法4.6.1 觸發(fā)器按邏輯功能的分類l RS觸發(fā)器由真值表列出特性方程： (P203)特性方程是通過輸入信號及原狀態(tài)來求解觸發(fā)器輸出狀態(tài)（新態(tài)、次態(tài)）的唯一方程狀態(tài)轉(zhuǎn)換圖l JK觸發(fā)器由真值表列出特性方程：狀態(tài)轉(zhuǎn)換圖l D觸發(fā)器特性方程：Qn+1=Dl T觸發(fā)器在T=1時(shí)，每來一個(gè)脈沖狀態(tài)翻轉(zhuǎn)一

12、次；T=0時(shí)，脈沖不起作用。特性方程：由JK觸發(fā)器和D觸發(fā)器構(gòu)成的T（T）觸發(fā)器4.6.2 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系電路、電路結(jié)構(gòu)、電路符號、真值表、特性方程、狀態(tài)轉(zhuǎn)換圖l 分析電路：記住幾種基本結(jié)構(gòu)較為方便；RS觸發(fā)器、同步RS觸發(fā)器、CMOS傳輸門同步觸發(fā)器、主從式結(jié)構(gòu)、維持阻塞結(jié)構(gòu) （在P199電路基礎(chǔ)上將D輸入改變?yōu)镴K輸入） Qn+1=D=l 波形分析：除了常規(guī)動作外，記住在干擾信號（或約束情況）發(fā)生時(shí)會產(chǎn)生錯(cuò)誤動作的情況；l 使用觸發(fā)器：邏輯功能/符號圖/真值表/特性方程/狀態(tài)轉(zhuǎn)換圖幾種常用符號圖：4.7 觸發(fā)器的動態(tài)特性4.7.1 基本RS鎖存器的動態(tài)特性假定每一級門的延

13、遲時(shí)間均為tpd傳輸延遲時(shí)間 （從關(guān)鍵信號變化開始）從輸入脈沖（）開始到Q=1的時(shí)間：tPLH= tpd從輸入脈沖（）開始到=0的時(shí)間：tPHL=2tpd輸入脈沖寬度tW：從輸入脈沖開始到翻轉(zhuǎn)穩(wěn)定所要的時(shí)間。tWtPHL=2tpd對輸入信號=0也同樣4.7.2 同步RS觸發(fā)器的動態(tài)特性以S端信號輸入為例、R端信號輸入同樣傳輸延遲時(shí)間從輸入脈沖（SCP=1）開始到Q=1的時(shí)間：tPLH=2 tpd從輸入脈沖（SCP=1）開始到=0的時(shí)間：tPHL=3tpd輸入脈沖寬度tW（SCP）：從=0開始到翻轉(zhuǎn)穩(wěn)定所要的時(shí)間tW（SCP）2tpd4.7.3 主從觸發(fā)器（JK觸發(fā)器）的動態(tài)特性一、信號建立時(shí)間

14、tSET：要求輸入信號在CP下降沿到時(shí)已建立了多少時(shí)間。（與書本不同）這相當(dāng)于前面的同步RS觸發(fā)器的輸入脈沖寬度tW（SCP），所以：tSET2tpd二、信號保持時(shí)間tH：J、K輸入信號在CP下降沿到達(dá)時(shí)仍須保持的時(shí)間。因?yàn)镃P下降到低電平J、K就不起作用了，所以tHtf（tf為CP下降時(shí)間）三、傳輸延遲時(shí)間： 從CP=0到Q=1的時(shí)間：tPLH=3 tpd（G9+G3+G1）從CP=0到=0的時(shí)間：tPHL=4tpd（G9+G3+G1+G2）四、最高時(shí)鐘頻率主觸發(fā)器和從觸發(fā)器翻轉(zhuǎn)各要3tpd，所以最小周期為TC（MIN）6 tpd最高時(shí)鐘頻率FC（MAX）1/（6 tpd）4.7.4 維持阻塞D觸發(fā)器的動態(tài)特性一、建立時(shí)間CP=1之前、從D信號產(chǎn)生到G5建立的時(shí)間：tSET2tpd二、保持時(shí)間從CP=1開始到D信號可以撤銷的時(shí)間。D=0時(shí)，經(jīng)過G4產(chǎn)生0信號封住G6，一級延時(shí)，tHLtpdD=1時(shí)，由于D的變化要經(jīng)過G6的一級延遲才能加到G4、G5的輸入端，而在這一個(gè)延遲時(shí)間中G3也變?yōu)?鎖住G4、G5，不怕D改變，所以不用保持時(shí)間，即tHH=0；三