西電eda大作業(yè)

1、EDA實驗報告 班級：021211班 指導(dǎo)老師：楊明磊實驗一：QUARTUS II軟件使用及組合電路設(shè)計仿真一、實驗?zāi)康模簩W(xué)習(xí)QUARTUS II軟件的使用，掌握軟件工程的建立、VHDL源文件的設(shè)計和波形仿真等基本內(nèi)容；二、實驗內(nèi)容：1. 四選一多路選擇器的設(shè)計 首先利用Quartus完成4選1多路選擇器的文本編輯輸入(mux41a.vhd)和仿真測試等步驟，給出仿真波形。（1） 、功能及原理 原理：數(shù)據(jù)選擇器又稱為多路轉(zhuǎn)換器或多路開關(guān)，它是數(shù)字系統(tǒng)中常用 的一種典型電路。其主要功能是從多路數(shù)據(jù)中選擇其中一路信號發(fā)送出去。所以它是一個多輸入、單輸出的組合邏輯電路。 功能：當選擇控制端s10=0

2、0時，輸出；s10=01時，輸出；s10=10時，輸出；s10=11時，輸出。（2） 、邏輯器件符號 （3） 、VHDL語言（4） 、波形仿真（5） 、仿真分析 由波形可知：當s10=00時，y的波形與a相同； 當s10=01時，y的波形與b相同； 當s10=10時，y的波形與c相同； 當s10=11時，y的波形與d相同； 與所要實現(xiàn)的功能相符，源程序正確。2、 七段譯碼器程序設(shè)計仿真（1） 、功能及原理 7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數(shù)的譯

3、碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實現(xiàn)。實驗中的數(shù)碼管為共陽極，接有低電平的段發(fā)亮。例如當LED7S輸出為 "0010010" 時，數(shù)碼管的7個段：g、f、e、d、c、b、a分別接0、0、1、0、0、1、0，于是數(shù)碼管顯示“5”。 （2） 、邏輯器件符號（3） 、VHDL語言（4） 、波形仿真（5） 、仿真分析 由仿真波形可以直觀看到，當A=“0000”時，led7s=1000000，數(shù)碼管顯示為0；A=“0001”時，led7s=1111001，數(shù)碼管顯示為1；.依此可驗證波形仿真結(jié)果完全符合預(yù)期，源程序正確。3、 實驗心得 在第一次上機實

4、驗中，我們通過對EDA設(shè)計軟件Quartus使用，初步學(xué)會了它的使用方法。在實驗中我們編寫程序，編譯，進行時序仿真以驗證程序?qū)﹀e等。在完成VHDL的編輯以后，進行編譯，結(jié)果出現(xiàn)了很多錯誤，在細心的檢查之下，最終將VHDL描述修改成功并且通過了編譯，在編譯過程中我了解到很多在書本上沒有理解的知識?？偟膩碚f，通過上機實驗，我激發(fā)了對EDA學(xué)習(xí)的興趣，也對這門課程有了更深的理解，對EDA設(shè)計軟件Quarter 的使用也更加熟練。實驗二 計數(shù)器設(shè)計與顯示一、實驗?zāi)康模?）、熟悉利用QUARTUS II中的原理圖輸入法設(shè)計組合電路，掌握層次化設(shè)計的方法;（2）、學(xué)習(xí)計數(shù)器設(shè)計、多層次設(shè)計方法和

5、總線數(shù)據(jù)輸入方式的仿真，并進行電路板下載演示驗證。二、實驗內(nèi)容1、完成計數(shù)器設(shè)計（4位二進制加減可控計數(shù)器）（1）、功能及原理 含有異步清零和計數(shù)使能的4位二進制加減可控計數(shù)器： 清零端reset：低電平有效，異步清零，即reset=0時，無論時鐘處于什么狀態(tài)，輸出立即置零。 使能端enable：高電平有效，即enable=1時，計數(shù)器開始計數(shù)；enable=0時，計數(shù)器停止計數(shù)。 加減控制端updown：當updown=0時，為減法計數(shù)器；當updown=1時，為加法計數(shù)器。（2） 、邏輯器件符號（3） 、VHDL語言（4） 、波形仿真updown=1時，為加法計數(shù)：updown=0時，為減

6、法計數(shù)：（5） 、仿真分析 由以上兩個波形很容易看出，enable=1時，計數(shù)器開始計數(shù)；reset=0時，計數(shù)器置零；updown=0時，減法計數(shù)；updown=1時，加法計數(shù)；co為進位端。符合設(shè)計初衷。2、50M分頻器的設(shè)計（1）、功能及原理 50M分頻器的作用主要是控制后面的數(shù)碼管顯示的快慢。即一個模為50M的計數(shù)器，由時鐘控制，分頻器的基本原理與上述計數(shù)器基本相同。分頻器的進位端co用來控制加減計數(shù)器的時鐘，將兩個器件連接起來。（2）、邏輯器件符號（3）、VHDL語言 (4)、波形仿真 (5)、仿真分析 由波形仿真可以看出，enable=1時，由0開始計數(shù)，由于計數(shù)器模值較大，故只顯

7、示了一部分波形，計數(shù)范圍由0到50M。3、七段譯碼器程序設(shè)計 在實驗一中已給出具體程序及仿真結(jié)果，不再贅述。4、計數(shù)器顯示譯碼設(shè)計與下載 以前面設(shè)計的七段譯碼器decl7s和計數(shù)器為底層元件，完成“計數(shù)器顯示譯碼”的頂層文件設(shè)計。計數(shù)器和譯碼器連接電路的頂層文件原理圖如下：原理圖連接好之后就可以進行引腳的鎖定，然后將整個程序下載到已經(jīng)安裝好的電路板上，即可進行仿真演示。3、 實驗心得 實驗三：大作業(yè)設(shè)計（循環(huán)彩燈）一、實驗?zāi)康模壕C合應(yīng)用數(shù)字電路的各種設(shè)計方法，完成一個較為復(fù)雜的電路設(shè)計；2、 設(shè)計目標 設(shè)計一個循環(huán)彩燈控制器，該控制器可控制10個發(fā)光二極管循環(huán)點亮、間隔點亮或者閃爍等花型。要求

8、至少設(shè)計三種以上花型，用按鍵控制花型之間的轉(zhuǎn)換，并用數(shù)碼管顯示當前花型。3、 設(shè)計原理4、 設(shè)計流程 1、分頻器的設(shè)計 所用50M分頻器在實驗二中已有具體說明，不再贅述。2、 彩燈控制器的設(shè)計（1） 、功能及原理 清零端reset：高電平有效，異步清零。即當reset=1時，燈全滅。 使能端enable：enable=1時，彩燈工作。 花樣控制端s10：s10取不同的值來控制花樣的轉(zhuǎn)換。 led10s：控制10個led燈的亮滅。（2）、邏輯器件符號（3）、VHDL語言3、 七段譯碼器設(shè)計 （1）、功能原理 原理在實驗一中已詳細說明，功能是顯示花樣序號。 （2）、VHDL語言 4、 頂層文件原理圖如下：5、 仿真波形第一種波形：（從左到右依次點亮，再從右到左依次點亮）第二種波形：（從左到右依次兩兩點亮，再從右到左依次兩兩點亮）第三種波形：（從內(nèi)到外順次展開點亮）第四種波形：（閃爍點亮）6、 仿真分析 由波形仿真結(jié)果可知，源程序正確。5、 實驗心得 這次實驗在參考資料