基于SystemGenerator的Gardner算法的建模與實現(xiàn)-

1、同步是通信系統(tǒng)中一個重要的實際問題。通信系統(tǒng)能否有效地、可靠地工作,很大程度上依賴于有無良好的同步系統(tǒng)。在數(shù)字通信中,消息是由一串連續(xù)的信號碼元傳遞的。這些碼元通常都有相同的持續(xù)時間。接收端接收這個碼元序列時,一般均需知道每個碼元的起止時刻,從而對碼元進行判決。在接收端產(chǎn)生與接收碼元的重復(fù)頻率和相位一致的定時脈沖序列的過程稱為碼元同步或位同步、位定時,而稱這個定時脈沖序列為碼元同步脈沖或位同步脈沖1。Gardner 算法是位同步算法的一種,應(yīng)用廣泛,實現(xiàn)方法很多,傳統(tǒng)方法是用DSP 或Quartus ,這里給出一種新的實現(xiàn)方式,即用System Generator 實現(xiàn)。System Gene

2、rator for DSP 是業(yè)內(nèi)領(lǐng)先的高級系統(tǒng)級FPGA 開發(fā)工具,借助FPGA 設(shè)計高性能DSP 系統(tǒng),其強大的提取功能可利用最先進的FPGA 來開發(fā)高度并行的系統(tǒng),并和Simulink 實現(xiàn)無縫鏈接,快速建模并自動生成代碼。System Generator 最大特點是利用Simulink 建模和仿真環(huán)境實現(xiàn)FPGA 設(shè)計,而無需了解和使用RTL 級硬件語言,讓DSP 設(shè)計者能夠發(fā)揮基于FPGA 的DSP 的最大性能和靈活性,并縮短整個設(shè)計的周期2。1Gardner 算法原理實現(xiàn)位同步的核心問題是如何提取位同步誤差信息。常用算法有:米勒-穆勒算法、早遲門算法和Gardner 算法。這些算法

3、各有各的優(yōu)點和缺點,其中,米勒-穆勒算法在計算位同步誤差所需的采樣點最少,每個符號只需1個采樣點,但是載波相位對其影響較大,所以在位同步之前必須完成載波同步;早遲門算法要求每個符號不少于3個采樣點,這樣在高速率數(shù)據(jù)傳輸?shù)臈l件下很難實現(xiàn);Gardner 算法要求每個符號至少有2個采樣點,并且在進行位同步提取時對載波相位不敏感,因而使用廣泛。以下給出Gardner 算法原理。Gardner 算法給出的位同步鑒相誤差值u (k 為:u (k =x (k-1/2x (k -x (k -1(1式(1用x (k 表示接收機對某采樣時刻碼元的采樣值,由于該采樣時刻與理想的采樣時刻有一定的偏差,所以x (k

4、并不一定是眼圖張開最大時所對應(yīng)的采樣值,x (k-1為前一個碼元的采樣值,x (k-1/2為采樣時刻在x (k 和x (k-1中間位置對應(yīng)的采樣值。通過圖1理解Gardner 算法位同步鑒相誤差式(1。當相鄰碼元之間發(fā)生跳變時,且位同步已經(jīng)鎖定,如圖1(a 所示,則有x (k-1/2=0,所以u (k =0;若位同步信號滯后于理想時鐘,如圖1(b 所示,則有u (k 0;若位同步信號滯后于理想時鐘,如圖1(c 所示,則有u (k 0;另外,當相鄰碼元之間沒有發(fā)生跳變時,x (k -x (k-1=0,則u (k =0,此時位同步信號可能存基于System Generator 的Gardner 算

5、法的建模與實現(xiàn)趙旭東,於輝,劉榮毅(桂林電子科技大學(xué)信息與通信學(xué)院,廣西桂林541004摘要:為了在數(shù)字無線通信中實現(xiàn)位同步,設(shè)計一種基于Gardner 算法的位同步系統(tǒng)。該系統(tǒng)由定時誤差檢測,環(huán)路濾波器,內(nèi)插濾波器以及控制器模塊組成,運用Xilinx 公司高級系統(tǒng)級FPGA 開發(fā)工具System Generator 實現(xiàn)對各個模塊的建模和實現(xiàn)。結(jié)果表明Gardner 算法只需每個符號周期內(nèi)采樣2次,就能算出定時誤差,并且對載波相位不敏感,這就使得Gardner 算法的結(jié)構(gòu)簡單、運算量小,從而能夠得到廣泛應(yīng)用。關(guān)鍵詞:Gardner ;位同步;System Generator ;FPGA 中圖

6、分類號:TN911.7文獻標識碼:A文章編號:1674-6236(201006-0104-03Modeling and implementation of Gardner algorithm based on System GeneratorZHAO Xu -dong ,YU Hui ,LIU Rong -yi(Guilin University of Electronic Technology ,Guilin 541004,China Abstract :To realize symbol synchronization in digital wireless communications

7、,one symbol synchronization system based on Gardner algorithm is designed.The system consists of timing error detector ,loop filter ,interpolator as well as controllers ,which are all modeled and implemented based on Xilinxs advanced system -level FPGA development tools System Generator.The results

8、show that Gardner algorithm can calculate the timing error by only two sampling points per symbol period and it is not sensitive to the carrier phase.The structure of Gardner algorithm is simple and the amount of operation is small ,which makes it have been used widely.Key words:Gardner ;symbol sync

9、hronization ;System Generator ;FPGA收稿日期:2010-01-18稿件編號:201001047作者簡介:趙旭東(1983,男,河南鄭州人,碩士研究生。研究方向:軟件無線電、調(diào)制解調(diào)技術(shù)。電子設(shè)計工程Electronic Design Engineering第18卷Vol.18-104- 示。1(3可以得出環(huán)路濾波器的時域-遞歸方程為:y (n =y (n -1+k 1x (n -x (n -1+k 2x (n -1(4式中,參數(shù)k 1,k 2由整個定時環(huán)路確定,其值設(shè)定見文獻4。2.3內(nèi)插濾波器內(nèi)插器的功能是當位同步信號到來時,輸出原信號的采樣值。如果當位同步

10、信號到來時正處于數(shù)據(jù)流中2個數(shù)據(jù)的中間時刻,事實上有很大幾率同步信號位于2個數(shù)據(jù)中間時刻,這時內(nèi)插器就根據(jù)相鄰的多個采樣值估算出該時刻的采樣值。該設(shè)計采用帶參數(shù)的4點分段擬合內(nèi)插的Parab 算 法,實現(xiàn)結(jié)構(gòu)是Farrow 結(jié)構(gòu)5。內(nèi)插濾波器的模型如圖4所示。2.4控制器模塊控制器模塊是由數(shù)控振蕩器NCO 和分數(shù)間隔計數(shù)器組成的,數(shù)控振蕩器NCO 的功能是根據(jù)環(huán)路濾波器的輸出來調(diào)節(jié)輸出的位同步信號,分數(shù)間隔計數(shù)器是計算內(nèi)插濾波器所需的分數(shù)間隔,即小數(shù)偏移量。數(shù)控振蕩器是一個遞減的計數(shù)器,其差分方程6:(m+1=(m -w (m mod-1(5式中,(m 是數(shù)控振蕩器的寄存器變量,w (m 是數(shù)

11、控振蕩器控制字,控制字w (m 是一個正的小數(shù),該控制數(shù)是根據(jù)環(huán)路濾波器的輸出確定的。w (m 和環(huán)路濾波器的輸出datain 之間關(guān)系:w (m =w (m-1+datain(6內(nèi)插濾波器所需的分數(shù)間隔為k :k =(m /w (m (7System Generator 庫中Black Box 模塊可以內(nèi)嵌硬件描述語言,比如VHDL 和Verilog ,嵌入后就能像其他模塊一樣使用。由上述分析可看到控制器模塊功能較復(fù)雜,運用System Generator圖3同步檢測模塊模型電子設(shè)計工程2010年第6期 (上接第103頁 版圖設(shè)計中采用片上集成電感,實現(xiàn)了整個VCO 電路的片上集成,達到設(shè)計

12、要求。參考文獻:1Randall W R.Oscillator design and computer simulationM.Hardcover ,Prentice Hall ,1995.2拉扎維.模擬CMOS 集成電路設(shè)計M.陳貴燦,程軍,等譯.西安:西安交通大學(xué)出版社,2003.3Kobayashi K W ,Oki A K ,Tran L T ,et al.A 108GHz InP-HBT monolithic push -push VCO with low phase noise and wide tuning bandwidth J.IEEE Journal of Solid -S

13、tate Circuits ,1999,34(9:1225-1232.4拉扎維.射頻微電子M.北京:清華大學(xué)出版社,2003.5MAN Jia -han ,ZHAO Kun.Design method in optimizationdifferential LC VCOJ.電子器件,2005,28(4:809-812.6Hajimiri A ,Lee T H.A general theory of phase noise inelectrical oscillators J.IEEE Journal of Solid -State Circuits ,1998,33(2:179-194.7陳邦

14、媛.射頻通信電路M.北京:科學(xué)出版社,2006.的基本模塊建模實現(xiàn)控制器模塊較困難,且效率不高,因此根據(jù)控制器模塊原理,運用硬件描述語言Verilog 編寫程序,然后把該程序內(nèi)嵌進Black Box 模塊中,最終實現(xiàn)控制器模塊。3硬件協(xié)同仿真結(jié)果為了驗證并實現(xiàn)該系統(tǒng),現(xiàn)在運用小型SDR 開發(fā)平臺SFF SDR DP 作為目標板,同時選用/4-DQPSK 作為信源實現(xiàn)并驗證該系統(tǒng)。根據(jù)/4-DQPSK 信號的調(diào)制原理,運用System Generator 基本模塊實現(xiàn)對二進制序列的/4-DQPSK基帶調(diào)制,產(chǎn)生兩路相互正交/4-DQPSK 基帶信號,此兩路經(jīng)過滾降系數(shù)為0.5的升余弦成型濾波后,

15、并加入均值為0的高斯白噪聲,輸出到Gardner 算法的位同步模塊,最終輸出經(jīng)過同步的/4-DQPSK 信號。搭建好系統(tǒng)后,在System Generator 模塊中compilationtype 為Hardware Co-Simulation 即與硬件協(xié)同仿真,然后點擊Generator 產(chǎn)生硬件協(xié)同仿真模塊,將此模塊與未經(jīng)同步的/4-DQPSK 信號相連,連接好JTAG 口,啟動硬件協(xié)同仿真。運用ChipScop 觀測各點波形,圖5是定時誤差檢測模塊輸出的收斂曲線,從圖5中看到經(jīng)約700個符號周期后,整個環(huán)路到達穩(wěn)定狀態(tài),實現(xiàn)位同步。而圖6是同步前后/4-DQPSK 信號的星座圖。從圖6中

16、看出Gardner 算法能夠正確恢復(fù)位同步信號。4結(jié)論提出了基于System Generator 的Gardner 算法的建模與實現(xiàn),在此過程中運用System Generator 的圖形化設(shè)計方法,實現(xiàn)了Gardner 算法的建模與仿真,免去HDL 的復(fù)雜編程,提高了效率,縮短開發(fā)時間,同時也驗證Gardner 算法的正確性,Gardner 算法每個碼元周期只需2個采樣點就能提取出位同步信號,這使得Gardner 算法得到廣泛應(yīng)用。參考文獻:1黃松./4-DQPSK 基帶差分技術(shù)研究及數(shù)據(jù)傳輸實現(xiàn)D.四川:電子科技大學(xué),2006.2田耘,徐文波.Xilinx FPGA 開發(fā)使用教程M.北京:清華大學(xué)出版社.,2008:11.3Gardner F M.A BPSK/QPSK timing -error detector for sam -pled receiversJ.Commun.,1986(41:423-429.4Shayan Y R ,Le -Ngoc T.All digital phase -loccked loop :con -cept ,design and applicationsJ.IEEE Proceeding