計算機組成原理試題及答案

1、計算機組成原理題集含答案 題庫題目總數(shù)： 293第一章 單選題1、控制器、運算器和存儲器合起來一般稱為（主機）：I/O 部件 內(nèi)存儲器 外存儲器 主機）：2、馮?諾依曼機工作方式的基本特點是（按地址訪問并順序執(zhí)行指令按地址訪問并順序執(zhí)行指令 精確結(jié)果處理 存儲器按內(nèi)部地址訪問 自動工作）：3、輸入、輸出設(shè)備以及輔助存儲器一般統(tǒng)稱為（外圍設(shè)備I/O 系統(tǒng) 外圍設(shè)備 外存儲器 執(zhí)行部件4、計算機硬件能直接識別和執(zhí)行的語言是（機器語言）：高級語言 匯編語言 機器語言 符號語言 判斷題5、若某計算機字代表一條指令或指令的一部分，則稱數(shù)據(jù)字（錯）。6、若某計算機字是運算操作的對象，即代表要處理的數(shù)據(jù)，則

2、稱指令字（錯）。7、數(shù)字計算機的特點：數(shù)值由數(shù)字量（如二進制位）來表示，運算按位進行。（對） 8、模擬計算機的特點：數(shù)值由連續(xù)量來表示，運算過程是連續(xù)的。（對）填空題9、系統(tǒng)軟件包括：服務(wù)程序、語言程序、（操作系統(tǒng)）、數(shù)據(jù)庫管理系統(tǒng)。10、 計算機系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來看經(jīng)歷了五代的變化，分別是（電子管） 、（晶體管） 、（集成電路）、（大規(guī)模集成電路）、（巨大規(guī)模集成電路）五個部分。11、計算機系統(tǒng)是一個由硬件和軟件組成的多級層次結(jié)構(gòu)， 這通常由 （微程序級） 、（一般機器級） 、（操 作系統(tǒng)級）、（ 匯編語言級）和（高級語言級）等組成，在每一級上都可以進行（程序設(shè)計）。12、

3、計算機的軟件一般分為（系統(tǒng)軟件）和（應(yīng)用軟件）兩大部分。13、計算機的硬件基本組成包括（控制器）、（運算器）、（存儲器）、（輸入設(shè)備）和（輸出設(shè)備）五 個部分。簡答題14、什么是存儲容量？什么是單元地址？存儲器所有存儲單元的總數(shù)稱為存儲器的存儲容量。滅個存儲單元都有編號，稱為單元地址。15、什么是外存？簡述其功能。外存：為了擴大存儲容量，又不使成本有很大的提高，在計算機中還配備了存儲容量更大的磁盤存儲器和 光盤存儲器，稱為外存儲器，簡稱外存。外存可存儲大量的信息，計算機需要使用時，再調(diào)入內(nèi)存。16、什么是內(nèi)存？簡述其功能。內(nèi)存：一般由半導(dǎo)體存儲器構(gòu)成，裝在底版上，可直接和CPU交換信息的存儲器

4、稱為內(nèi)存儲器，簡稱內(nèi)存。用來存放經(jīng)常使用的程序和數(shù)據(jù)。17、指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何區(qū)分它們是指令還是數(shù)據(jù)？取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù)據(jù)流。18、什么是適配器？簡述其功能。適配器是外圍設(shè)備與主機聯(lián)系的橋梁，它的作用相當(dāng)于一個轉(zhuǎn)換器，使主機和外圍設(shè)備并行協(xié)調(diào)的工作。19、什么是CPU簡述其功能。運算器和控制器合在一起稱為中央處理器，簡稱CPU它用來控制計算機及進行算術(shù)邏輯運算。20、馮諾依曼體系結(jié)構(gòu)要點 二進制；存儲程序順序執(zhí)行；硬件由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備組成。第二章 單選題1 、下列數(shù)中最小的數(shù)為（ c ）：1

5、01001B 52Q 29D 233H2、一個 8 位二進制整數(shù)，采用補碼表示，且由3個“1”和 5 個“0”組成，則其最小值是（ c）： -127 -32 -125b）碼:-3 3、若某數(shù) x 的真值為，在計算機中該數(shù)表示為，則該數(shù)所用的編碼方法是（4、某數(shù)在計算機中用 8421BCD碼表示為0111 1000 1001，其真值是：（a） 789D 789H1887D5、float型數(shù)據(jù)通常用IEEE754單精度浮點數(shù)格式表示.若編譯器將float型變量x分配在一個32位浮點寄存器 FR!中，且x=_則FR1的內(nèi)容是（a ）C1040000HC2420000HC1840000HC1C2000

6、0H 6、不屬于ALU的部件有（d）加法器或乘法器 移位器 邏輯運算部件 指令寄存器7、處理器中的 ALU采用（b ）來實現(xiàn)時序電路 組合邏輯電路 控制電路 模擬電路8、當(dāng)且僅當(dāng) （ a） 發(fā)生時 ， 稱為浮點數(shù)溢出 （上溢 ）階碼上溢 尾數(shù)上溢 尾數(shù)與階碼同時上溢 尾數(shù)或階碼上溢9、某浮點數(shù)采用IEEE754單精度格式表示為 C5100000H,則該數(shù)的值是（b）（注：選項中內(nèi)的值為上標）*210*211*210*21110、在 C 程序中算術(shù)右移 4 位。FBC0HFFBCH0FBCH87BCH11、補碼表示的8 位二進制定點小數(shù)所能表示數(shù)值的范圍是 (b),int類型的變量x的值為-10

7、88。程序執(zhí)行時，x先被存放在16位的寄存器R1中，然后被 則此時 R1 中的內(nèi)容以 1 6進制表示是( b)12、下列數(shù)中最大的是 (a)125O （BCD 碼）55H（b）13、某機字長 32 位，其中 1 位符號位， 31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為： +（1 -2-32 ）+（1 -2-31 ）2-322-31（c） 階符與數(shù)符相同為規(guī)格化14、若浮點數(shù)尾數(shù)用補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是： 數(shù) 階符與數(shù)符相異為規(guī)格化數(shù) 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù) 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)15、算術(shù)/邏輯運算單元74181ALU可完成：

8、（C） 16 種算術(shù)運算功能16 種邏輯運算功能16種算術(shù)運算功能和 16 種邏輯運算功能4 位乘法運算和除法運算功能 判斷題16、 ASCII 碼即美國國家信息交換標準代碼。標準 ASCII 碼占 9 位二進制位，共表示 512 種字符。（錯）17、引入浮點數(shù)的目的是在位數(shù)有限的前提下，擴大數(shù)值表示的范圍。（對） 18、機器碼是信息在計算機中的二進制表示形式。（對）填空題19、設(shè)有七位二進制信息碼 0110101 ，則低位增設(shè)偶校驗碼后的代碼為（01101010）。20、兩個BCD碼相加，當(dāng)結(jié)果大于 9時，修正的方法是將結(jié)果（加 6），并產(chǎn)生進位輸出。21、運算器。只要求能執(zhí)行（階浮點運算器

9、由（階碼運算器）和（尾數(shù)運算器）組成，它們都是（定點）碼運算器）運算，而（加法和減法）要求能進行（位數(shù)運算器）運算。22、 現(xiàn)代計算機的運算器一般通過總線結(jié)構(gòu)來組織。按其總線數(shù)不同，大體有（單總線結(jié)構(gòu)）、（雙總線 結(jié)構(gòu)）和（三總線結(jié)構(gòu)）三種形式。23、 提高加法器運算速度的關(guān)鍵是（降低進位信號的傳播時間）。先行進位的含義是（低有效位的進位信 號可以直接向最高位傳遞）。24、 對階時，使（?。╇A向（大）階看齊，使（?。╇A的尾數(shù)向（右）移位，每（右）移一位，其階碼加 一，直到兩數(shù)的階碼相等為止。25、 在進行浮點加法運算時，需要完成為（結(jié)果規(guī)格化）、（舍入處理）和（確定積的符號）26、 按 IEE

10、E754 規(guī)范，一個浮點數(shù)由（符號位 指數(shù)的加上一個固定。S）、（階碼E）、（尾數(shù)M）三個域組成,其中的值等于27、 移碼表示法主要用于表示（浮點數(shù)）的階碼E,以利于比較兩個（指數(shù)）的大小0操作數(shù)檢查）、（階碼加 /減操作）、（尾數(shù)乘 / 除操作）、 等步驟。和（對階）操作。28、（26H或63H）異或1350的值為（58D）。29、為了提高運算器的速度,可以采用（先行）進位、（陣列）乘除法、流水線等并行措施。30、設(shè)機器數(shù)字長為8位（含1符號位），若機器數(shù)為81H（十六進制），當(dāng)它分別代表原碼、補碼、反碼和移碼時，等價的十進制整數(shù)分別為（ -1 ）、（ -127）、（ -126）和（ 1）計

11、算題31、X的補碼為：，用負權(quán)的概念計算X的真值。X=1*+1*+1*+1*+1*+=-8332、已知A=2- 101 X, B=2- 100 X,按浮點運算方法計算A+B.（ 方括號內(nèi)是階碼 ）11100;33、設(shè)浮點數(shù)字長 16 位，其中階碼 4位（含 1 位階符），尾數(shù) 12位（含 1 位數(shù)符），將51/128轉(zhuǎn)換成二進制規(guī)格化浮點數(shù)（要求階碼采用移碼，尾數(shù)采用補碼，二進制表示） 。并給出此浮點數(shù)格式的規(guī)格數(shù)表示范圍。正確答案： 0， 111 ；0.正數(shù) 2-927*(1-2-11)負數(shù)34、設(shè)階為 5位（包括 2位階符）, 尾數(shù)為 8位（包括 2位數(shù)符）, 階碼、尾數(shù)均用補碼表示成下列

12、取值的X+Y , X-Y運算：(1) X=2-011X Y=2 -010X 10) 1)將 y 規(guī)格化得：y=x x浮=1101, y浮=1101, -y浮=1101,對階 ME補=Ex補 +-Ey補 =1101+0011=0000 . Ex=Ey 尾數(shù)相加 相加 相減x+y浮=1101,左規(guī)x+y浮=1100, x+y=x x-y浮=1101,右規(guī)x-y浮=1110,舍入處理得x-y浮=1110, .x -y=x35、已知X和Y,用變形補碼計算X-Y,同時指出運算結(jié)果是否溢出。（1） X=Y= (2) X= Y= (3) X= Y=解：（1）先寫出x和y的變形補碼，再計算它們的差x補=y補

13、=-y補=x-y補=x補 +-y補=+= 運算結(jié)果雙符號不相等.為正溢出X-Y=+ （2）先寫出x和y的變形補碼，再計算它們的差x補 =y補=-y補=x-y補=+= .x -y= 無溢出（ 3）先寫出 x和y的變形補碼，再計算它們的差x補=y補=-y補先寫出x和y的變形補碼再計算它們的和x補=y補=x-y 補=x補 +-y補=+=運算結(jié)果雙符號不相等.為正溢出X-Y=+36、已知X和Y,用變形補碼計算X+Y, 同時指出運算結(jié)果是否溢出。（ 1） X=Y= ( 2) X= Y= ( 3) X= Y=解：（1）先寫出x和y的變形補碼再計算它們的和x補=y補=x+y補=x補 +y補=+= .%+=無

14、溢出。(2)x+y補=x補 +y補=+= .%+=無溢出。（3）先寫出x和y的變形補碼再計算它們的和x補=y補=x+y補=x補 +y補=+=.x+y溢出37、寫出十進制數(shù) -5 的 IEEE754 編碼。寫出十進制數(shù)-5的IEEE754編碼簡答題38、某加法器進位鏈小組信號為 C4C3C2C1， 低位來的信號為 的邏輯表達式。（ 1） 串行進位方式 （ 2） 并行進位方式C0 ，請分別按下述兩種方式寫出 C4C3C2C1解：（1）串行進位方式：C1=G1+ P1C0M 中：G1=A1B1 P仁A1B1 G3=A3B3，C2=G2+P2CG2=A2B2 P2=A2b B2 C3=G3+P3C2P

15、3=AS B3 C4=G4+P4C3 G4=A4B44=A4 B4 (2)并行進位方式:C1=G1+P1C0 C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+ P4P3P2P其中 G1-G4, P1-P4表達式與串行進位方式相同。39、什么是奇偶校驗碼？奇偶校驗碼用于檢驗信息在傳輸、存儲和處理過程中出現(xiàn)的錯誤。奇偶校驗碼只是一種最簡單的檢錯碼， 只能檢錯不能糾錯，且僅能檢出奇數(shù)個錯誤。40、簡述計算機中采用二進制代碼的優(yōu)點。1 ）技術(shù)上容易實現(xiàn)； （ 2）運算規(guī)則簡單； （ 3）可借助于邏輯代數(shù)來分析、

16、研究；4）與其它進制的轉(zhuǎn)換容易。第三章單選題1 、下面說法正確的是 C半導(dǎo)體RAM言息可讀可寫，且斷電后仍能保持記憶半導(dǎo)體RAMi揮發(fā)性存儲器，而靜態(tài)的 RAM存儲信息是非揮發(fā)性的靜態(tài)RAM動態(tài)RAM都屬揮發(fā)性存儲器，斷電后存儲的信息將消失ROM不用刷新，且集成度比動態(tài) RAM高，斷電后存儲的信息將消失 2、存儲單元是指： C存放一個二進制信息位的存儲元 存放一個機器字的所有存儲元集合 存放一個字節(jié)的所有存儲元集合 存放兩個字節(jié)的所有存儲元集合3、采用虛擬存儲器的主要目的是B提高主存儲器的存取速度 擴大存儲器空間，并能進行自動管理 提高外存儲器的存取速度 擴大外存儲器的存儲空間4、某SRAM芯

17、片，存儲容量為64KX16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為：D 64 , 16 16，64 64，8 16，16 5、計算機系統(tǒng)中的存貯器系統(tǒng)是指： dRAM存貯器ROM存貯器主存貯器 內(nèi)存貯器和外存貯器6、交叉存儲器實質(zhì)上是一種（a）存儲器，它能執(zhí)行獨立的讀寫操作多模塊，并行 多模塊，串行 整體式，并行整體式，串行7、相聯(lián)存儲器是按 （c） 進行尋址的存儲器地址指定方式堆棧存取方式內(nèi)容指定方式地址指定與堆棧存取方式結(jié)合8在主存和CPU之間增加cache的目的是c增加內(nèi)存容量提高內(nèi)存的可靠性解決CPU與內(nèi)存之間的速度匹配問題增加內(nèi)存容量，同時加快存取速度9、存儲周期是指 b存儲器的讀出時間存儲

18、器進行連續(xù)讀和寫操作所允許的最短時間間隔存儲器的寫入時間存儲器進行連續(xù)寫操作所允許的最短時間間隔判斷題10、存儲元存儲八位二進制信息，是計算機存儲信息的最小單位。錯所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?。常用單位有：?1、存儲器帶寬指單位時間里存儲器/秒或字節(jié) / 秒。對12、Cache主要強調(diào)大的存儲容量，以滿足計算機的大容量存儲要求。13、外存（輔存）主要強調(diào)快速存取，以便使存取速度與CPU速度相匹配。錯14、計算機存儲器功能是記憶以二進制形式表示的數(shù)據(jù)和程序。對填空題15、DRAM存儲器的刷新一般有（集中式）、（分散式）和（異步式）三種方式，之所以刷新是因為（有電荷泄漏，需要定期補充

19、）。16、 虛擬存儲器只是一個容量非常大的存儲器（邏輯）模型，不是任何實際的（物理）存儲器，按照主存- 外存層次的信息傳送單位不同，虛擬存儲器有（段）式、（頁）式和（段頁式）三類。17、虛擬存儲器指的是（主存）層次，它給用戶提供了一個比實際空間大得多的（虛擬地址）空間。18、主存與CACH啲地址映射有（全相聯(lián)）、（直接）、（組相聯(lián)）三種方式。雙端口存儲器和多模塊交叉存儲器屬于（并行）存儲器結(jié)構(gòu)，前者采用（空間并行）技術(shù)，后者采用 時間并行）技術(shù)。19、20、CPU能直接訪問由（CACHE和（內(nèi)存），但不能直接訪問（外存）。21、 存儲器的技術(shù)指標主要有（存儲容量）、（存取時間）、（存儲周期）和

20、（存儲器帶寬）。(3)22、 對存儲器的要求是（容量大）， （速度快）， 級存儲）和體系結(jié)構(gòu)。成本低），為了解決這三方面的矛盾， 計算機采用（多計算題23、CPU執(zhí)行一段程序時，CACHED成存取的次數(shù)為 存取周期為40ns，主存存取周期為160ns。分別求 的訪問效率 e。5000次，主存完成存取的次數(shù)為 200次。已知 CACHECACH啲命中率H平均訪問時間Ta和CACHE主存系統(tǒng)1) h = 5000/(5000+200) = %。2) ta = h Xtc+(1 -h)Xtm = 40X%+%X)160 = 。3 ) e = tc/ta = 40/ = %24、已知 cache/ 主

21、存的效率是 85%，平均訪問時間為 的命中率。60ns， cache 比主存快 4 倍，求主存的存取周期和 cache解：因為： ta = tc / e 所以 ： tc = ta X e = 60 X = 510ns (cache 存取周期 )因為： e = 1 / r + (1r )H tm = tcXr =510 X4 = 204ns (主存存取周期 )所以： H = / =25、設(shè)某RAM芯片，其存儲容量為 16KX8芯片的地址范圍是多少？位，問： 1） 該芯片引出線的最小數(shù)目應(yīng)該是多少？ 2） 存儲器解：（1） 16K=2的14次方，所以地址線為讀信號RD,寫信號 WR電源線，地址線，

22、器引出線最小數(shù)目應(yīng)該為14根，字長為 8 位，所以數(shù)據(jù)線為 8根，加上芯片片選信號 CS，27 跟。2）存儲器芯片的地址范圍為：0000H3FFFF。26、有一個16KX16的存儲器，用1KX4的DRAM芯片（內(nèi)部結(jié)構(gòu)為64X1構(gòu)成，設(shè)讀/寫周期為，問:1）采用異步刷新方式，如單元刷新間隔不超過2ms則刷新信號周期是多少？2）如采用集中刷新方式，存儲器刷新一遍最少用多少讀 /寫周期？死時間率多少？解（1）刷新信號間隔為 2MS/64=,此即刷新信號周期（2）設(shè)T為讀/寫周期，且列向16組同時進行刷新，則所需刷新時間為64T,已知T=，則死亡時間率 =64T/2000*100%=%。27、設(shè)存儲

23、器容量為32M字，字長64位，模塊數(shù)m=4,分別用順序方式和交叉方式進行組織。若存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。問：順序存儲器和交叉存儲器的平均存取時間、帶寬各是多少？28、某磁盤組共有4個記錄面，每毫米5道，每道記錄信息為12 288B，最小磁道直徑為230毫米，共有 275道，磁盤轉(zhuǎn)速為 3000轉(zhuǎn)/分。1)最低位密度是多少？2)數(shù)據(jù)傳輸率是多少？3)平均等待時間是多少？1)mm(2) 614400B/s(3) 10ms29、某磁盤組有5個記錄面，每個記錄面的內(nèi)磁道直徑為22cm,外磁道直徑為33cm,最大位密度為1600bit/cm，道密度為 80

24、道/cm，轉(zhuǎn)速為3600轉(zhuǎn)/分。1)計算每條磁道的容量；2)計算磁盤的數(shù)據(jù)傳輸率；3)計算平均等待時間。（1） 每條磁盤的容量是 110525B2) 6631680B/S簡答題30、說出至少三種加速 CPU和存儲器之間有效傳輸?shù)拇胧?。答：主要有?1) 加長存儲器的字長 2) 采用雙端口存儲器 3) 加入 CACHE 4) 采用多體交叉存儲器31、存儲保護主要包括哪幾個方面？存儲保護一般涉及存儲區(qū)域保護和訪問方式保護兩大方面。前者主要有方式，后者則主要考慮對主存信息使用的讀、寫、執(zhí)行三種方式的保護。答：頁表保護、鍵保護、環(huán)保護等32、計算機存儲系統(tǒng)分為哪幾個層次？答：計算機存儲系統(tǒng)一般指：CP

25、U內(nèi)的寄存器、CACHE主存、外存、后備存 儲器等五個層次應(yīng)用題33、主存容量為4MB虛存容量為1GB則虛存地址和物理地址各為多少位？如頁面大小為4KB,則頁表長度是多少？解(1)；虛擬容量1GB對應(yīng)地址為30位;主存容量4MB對應(yīng)地址為22位(2);1GB/4KB=256K34、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache/主存系統(tǒng)的效率和平均訪問時間。35、某機器中，已知配有一個地址空間為0000H-3FFFH的ROME域?，F(xiàn)在再用一個 RAM芯片(8KX8)形成40KX16

26、位的RAM區(qū)域，起始地址為6000H,假定RAM芯片有/CS和/WE信號控制端。CPU勺地址總線為A15-A0， 數(shù)據(jù)總線為D15-D0,控制信號為R/W(讀/寫)，/MREQ訪存)，要求：(1)畫出地址譯碼方案。(2)將 ROM與 RAM同 CPU連接。36、用16KX8位的DRAM芯片組成64KX32位存儲器，畫出該存儲器的組成邏輯框圖。37、某機字長8位，用4K*8位的RAM芯片和2K*8位的ROM芯片設(shè)計一個容量為 16K字的存儲器，其中RAM 8K字，ROMfe低2K字，最低地址為0。為高1)地址線和數(shù)據(jù)線各為多少根？2)各種芯片的數(shù)量是多少？3)請畫出存儲器結(jié)構(gòu)圖及與 CPU的連接

27、圖。1）地址線 14 根，數(shù)據(jù)線 8 根；(2) 2 片 RAM 1 片 ROM 38、下圖為某16位機的主存空間構(gòu)成示意圖， 其中RAM為8K*16的隨機存儲器，ROM位 8K*16位的只讀存儲器。 仔細分析該圖，并按要求答題。1 ）該存儲器最大空間有多少？已經(jīng)構(gòu)成的空間有多少？2）圖中構(gòu)成的地址空間分布是怎樣的？畫出地址空間分布圖。OOOOH5FFFH ROM勺地址為6000H9FFFH要求:某8位機地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片組成存儲器，按字節(jié)編址，其中RAM的地 址為1)畫出存儲器空間分布圖，并確定需要的RAM以及RAM芯片數(shù)量;2)畫出此存儲器組成結(jié)構(gòu)

28、圖及與CPU的連接圖。1)圖略；需要 3 片 RAM， 2 片 ROM；2)圖略。第四章單選題1、用某個寄存器的值做操作數(shù)地址的尋址方式稱為（ D）尋址。直接 間接 寄存器 寄存器間接2、堆棧尋址方式中，設(shè) A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元，如果進棧的操作是: （A）- MSP, （SP）-1- SP, 那么出棧的操作應(yīng)為:B (MSP)A, (SP)+1 SP(SP)+1 SP, (MSP) A(SP)-1 SP, (MSP) A(MSP) A, (SP)-1 SP3、變址尋址方式中，操作數(shù)的有效地址等于：基值寄存器內(nèi)容加上形式地址（位移量） 堆棧指示器內(nèi)容加上形式

29、地址（位移量） 變址寄存器內(nèi)容加上形式地址（位移量） 程序記數(shù)器內(nèi)容加上形式地址（位移量）4、從以下有關(guān)RISC的描述中，選擇最合適的答案。C采用RISC技術(shù)后，計算機的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡單的情況。為了實現(xiàn)兼容，新設(shè)計的 RISC?是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實現(xiàn)的。RISC的主要目標是減少指令數(shù)，提高指令執(zhí)行效率。RISC設(shè)有乘、除法指令和浮點運算指令。5、指令系統(tǒng)中采用不尋址方式的目的主要是 （B ）實現(xiàn)存儲程序和程序控制 縮短指令長度，擴大尋址空間，提高編程靈活性 可以直接訪問外存 提供擴展操作碼的可能并降低指令譯碼難度( C)6、單地址指令中為了完成兩個數(shù)的算術(shù)

30、運算，除地址碼指明的一個操作數(shù)外，另一個經(jīng)常需采堆棧尋址方式 立即尋址方式 隱含尋址方式 間接尋址方式7、寄存器間接尋址方式中，操作數(shù)處在（ A）通用寄存器 堆棧主存儲器程序計數(shù)器8、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實現(xiàn)(D)堆棧尋址程序的條件轉(zhuǎn)移程序的無條件轉(zhuǎn)移程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移判斷題9、引入操作數(shù)尋址方式目的有：縮短指令長度、擴大尋址范圍、提高編程靈活性等。10、指令系統(tǒng)指一臺計算機中所有機器指令的集合，是表征計算機性能的重要因素。填空題一個較完善的指令系統(tǒng)應(yīng)包含： （ 數(shù)據(jù)傳送 ） 類指令，（算術(shù)運算）類指令， 序控制類指令， I/O 類指令，字符串類指令，

31、系統(tǒng)控制類指令等。11、邏輯運算）類指令，程根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為（寄存器直接）尋址方式。（ 2）操作數(shù)地址在寄存器，為（寄存器間接）尋址方式。（3）操12、作數(shù)在指令中，為（立即）尋址方式。（4）操作數(shù)地址（主存）在指令中，為（直接）尋址方式（5）操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是（相對）、（基址）、變址）尋址方式。13、 指令尋址方式主要有（順序?qū)ぶ贩绞剑崿F(xiàn)指令逐條順序執(zhí)行， 實現(xiàn)程序轉(zhuǎn)移）。PC+1-PC和（跳躍尋址方式）14、從計算機指令系統(tǒng)的角度看當(dāng)前的計算機指令系統(tǒng)結(jié)構(gòu)分為兩大類：復(fù)雜指令集計算機）、（精簡指令集計算機

32、）。15、 地址碼表示（操作數(shù)的地址）。以其數(shù)量為依據(jù)，可以將指令分為（零地址指令）、和（一地址指令） （二地址指令）（三地址指令）（多地址指令）等幾種。16、二地址指令中，操作數(shù)的物理位置有三種型式，分別是（寄存器-寄存器（RR ）型、（寄存器-存儲器（RS ）型和（存儲器-存儲器（SS ）型。堆棧是一種特殊的（數(shù)據(jù)）尋址方式，它采用（先進后出）原理。按結(jié)構(gòu)不同分為（寄存器）堆棧和 存儲器）堆棧。17、專用）寄存器、通用）寄存器、18、 形成操作數(shù)地址的方式，稱為（數(shù)據(jù)尋址）方式。操作數(shù)可以放在 和指令中。19、形成指令地址的方式，稱為（指令尋址）方式，有（順序）尋址和跳躍）尋址兩種。20、

33、指令字長度分為（單字長）、（半字長）、（雙字長）三種形式。指令格式是指令用（二進制代碼）和表示的結(jié)構(gòu)形式，指令格式由 段組成。21、操作碼）字段和（地址碼）兩字22、 指令系統(tǒng)是表征一臺計算機（性能）的重要因素，它的（格式）和 件結(jié)構(gòu)，也影響到（系統(tǒng)軟件）。功能）不僅直接影響到機器的硬計算題23、設(shè)某計算機數(shù)據(jù)線、地址線均是 8位，有一條相對尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=00010101B,該指令占用2個字節(jié)，試計算：1）取該指令時PC的內(nèi)容；2）該指令執(zhí)行 結(jié)束時PC的內(nèi)容。由題：1)PC=20H2)Pc=PC+D+2=20H+2+00010101B=37H

34、簡答題24、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點。31 25 24 23 20 19 01. 操作碼：頂長操作碼，可表示 128 條指令；操作數(shù)：雙操作數(shù)，可構(gòu)成 RS或SS型指令，有直接、寄存器、寄存器間接尋址方式。訪存范圍 示16 個寄存器1M可表25、說明RISC指令系統(tǒng)的主要特點。指令條數(shù)少，指令長度固定，指令格式、尋址方式種類少，只有取數(shù)/存數(shù)指令訪問存儲器。26、一個比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令？數(shù)據(jù)傳送指令，算術(shù)運算指令，邏輯運算指令，特權(quán)指令。程序控制指令，輸入/輸出指令，堆棧指令，字符串指令，應(yīng)用題27、一種單地址指令格式如下所示，其中 I 令的操作數(shù)有

35、效地址 E。設(shè)R為變址寄存器, 填入適當(dāng)?shù)膶ぶ贩绞矫Q。為間接特征，X為尋址模式，D為形式地址。I， X, D組成該指R1為基值寄存器，PC為程序計數(shù)器，請在下表中第一列位置第五章a 單選題1、一般機器周期的時間是根據(jù)( A )來規(guī)定的。主存中讀取一個指令字的時間主存中讀取一個數(shù)據(jù)字的時間主存中寫入一個數(shù)據(jù)字的時間主存中讀取一個數(shù)據(jù)字的時間2、存放微程序的控制存儲器稱為：(B)高速緩沖存儲器控制存儲器虛擬存儲器主存儲器3、以下敘述中正確描述的句子是：(A)同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個CPU周期中，可以并行執(zhí)行的微操作叫相交性微操作同一個CPU周期中，可以并行執(zhí)行

36、的微操作叫相斥性微操作同一個CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作4、計算機操作的最小時間單位是：(A)時鐘周期指令周期CPU周期微指令周期5、下列部件中不屬于控制器的是：(D)IR操作控制器PCPSW 6、同步控制是 :(C)只適用于CPU控制的方式 只適用于外圍設(shè)備控制的方式 由統(tǒng)一時序信號控制的方式 所有指令執(zhí)行時間都相同的方式7、在CPU中跟蹤指令后繼地址的寄存器是：(B)MAR PC IR PSW判斷題8、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。對 9、并發(fā)性指兩個或兩個以上事件在同一時間間隔內(nèi)發(fā)生。對 10、硬布線控制器的缺點：增加了到控存中讀取微

37、指令的時間，執(zhí)行速度慢。錯 11、微程序控制器的優(yōu)點：規(guī)整性、靈活性、可維護性強。對 12、微操作是執(zhí)行部件接受微命令后所進行的操作，是計算機硬件結(jié)構(gòu)中最基本的操作對 13、微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號序列的最小單位。對 14、時鐘周期是CPU處理操作的最大時間單位。錯 15、微程序控制器屬于存儲邏輯型，以微程序解釋執(zhí)行機器指令，采用存儲邏輯技術(shù)實對16、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進行指令譯碼。錯17、程序計數(shù)器用于存放 CPU正在執(zhí)行的指令的地址。錯18、指令寄存器用于保存當(dāng)前 CPU所要訪問的內(nèi)存單元的地址。錯填空題19、請在括號內(nèi)填入

38、適當(dāng)答案。 在CPU中: 保存當(dāng)前正在執(zhí)行的指令的寄存器是；（指令寄存器IR）（2） 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是（程序計數(shù)器PC）； （3） 算術(shù)邏輯運算結(jié)果通常放在（通用寄存器）和（數(shù)據(jù)緩沖寄存器DR）。20、 硬布線器的設(shè)計方法是：先畫出（指令）流程圖，再利用寫出（布爾（邏輯）代數(shù)）綜合邏輯表達式， 然后用（門電路和觸發(fā)器）等器件實現(xiàn)。21、 微程序控制器由（控制存儲器）、（微指令寄存器 制存儲器）是ROM存儲器，用來存放（微程序）。）、（地址轉(zhuǎn)移邏輯）三大部分組成，其中（控22、流水CPU中的主要問題是：（資源）相關(guān)、（數(shù)據(jù)）相關(guān)和（控制）相關(guān)。23、并行處理技術(shù)主要有三種形式

39、：（時間）并行、（空間）并行和（時間及空間）并行。微程序設(shè)計技術(shù)是利用（軟件）方法設(shè)計（控制器）的一門技術(shù),具有規(guī)整性、 性等一系列優(yōu)點。24、靈活性）、可維護25、 微指令格式中,微指令的編碼通常采用以下三種方式：（直接表示法）、（編碼表示法）和（混合表 示法）。26、由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系,微操作可分為（相容性）和（相斥性）兩種。27、 在程序執(zhí)行過程中,控制器控制計算機的運行總是處于（取指令）、分析指令和（執(zhí)行指令）的循環(huán) 當(dāng)中。28、CPU從主存取出一條指令并執(zhí)行該指令的時間叫（指令周期），它常用若干個（機器周期）來表示, 而后者又包含若干個（時鐘周期）。29、CPU的四個主要功能

40、是（指令控制）、（操作控制）、（時間控制）和（數(shù)據(jù)加工）。30、目前的CPU包括（控制器）、（運算器）和 CACHE計算題31、在流水線浮點加法器中，假設(shè)有取指、譯碼、執(zhí)行和回寫四個過程段，每個過程段所需要的時間分別為：T1=60ns, T2=50ns, T3=90ns, T4=80ns，試計算該加法器的加速比是多少。正確答案：該流水線時鐘周期至少為T=90ns，若采用非流水方式進行，則其所需要的時間為T1+T2+T3+T4=60+50+90+80=280ns 因此加速比=280/90。簡答題32、簡述CPU基本功能正確答案：解：(1) 指令控制：程序的順序控制，稱為指令控制。(2) 操作控制

41、： 管理并產(chǎn)生每條指令的操作控制信號， 并把操作控制信號送往相應(yīng)的部件， 從而控制這些部 件按指令的要求進行動作。(3) 時間控制：對各種操作實施時間上的定時，稱為時間控制。(4) 數(shù)據(jù)加工：對數(shù)據(jù)進行算術(shù)運算和邏輯運算處理。33、簡述什么是微指令？每個微周期的操作所需的控制命令構(gòu)成一條微指令。微指令包含了若干微命令信息。34、簡述什么是微命令？微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號序列的最小單位。35、簡述什么是指令周期？指令周期是指取出并執(zhí)行一條指令的時間。它由若干個CPU周期組成。36、簡述什么是微程序控制器？微程序控制器是采用微程序方式構(gòu)成的控制器，以若

42、干有序微指令組成的微程序解釋執(zhí)行一條機器指令。 它由控制存儲器、微指令寄存器、地址轉(zhuǎn)移邏輯等構(gòu)成。37、解釋機器指令和微指令的關(guān)系。機器指令是控制計算機完成一個基本操作的命令；微指令則是控制部件中一組實現(xiàn)一定操作功能的微命令 的組合。在微程序控制器中，一條機器指令需要由一組微指令組成的微程序來完成，即微程序完成對機器 指令的解釋執(zhí)行。因此，一條機器指令對應(yīng)多條微指令。38、計算機內(nèi)有哪兩股信息在流動？如何區(qū)分它們？一股是控制信息，即操作命令，其發(fā)源地是控制器，流向各個部件，形成指令流；一股是數(shù)據(jù)信息，它受 控制信息的控制，從一個部件流向另一個部件，形成數(shù)據(jù)流。一般地，取指周期從內(nèi)存讀出的信息流

43、是指 令流，流向控制器；而執(zhí)行周期從內(nèi)存讀出或向內(nèi)存寫入的信息流是數(shù)據(jù)流，在內(nèi)存和運算器之間交互。應(yīng)用題39、流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀（以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。 11 LAD R1 , A ; M ( A)t R1, M( A)RAW相關(guān)；讀后寫（WAR相關(guān)；寫后寫（WAW相關(guān)。判斷是存儲器單元12 ADD R2 , R1 ;( R2) + ( R1)tR2I4 MUL R4，R5 ；(R4)X( R5)T R4(3) I5 LAD R6 ，B ； M(b)t R6 m( b)是存儲器單元I6 MUL R6，R7 ；(R6)X( R7)T R6(2) 13 ADD R3

44、 , R4 ;( R3) + ( R4)tR3正確答案：解：（1）寫后讀（RAW相關(guān);（2）讀后寫（WAR相關(guān)，但不會引起相關(guān)沖突;（3）寫后讀（RAW相關(guān)、寫后寫（WA）相關(guān) 40、今有 4 級流水線分別完成取值、指令譯碼并取數(shù)、運算、送結(jié)果四步操作，今假設(shè)完成各步操作的時 間依次為 100ns,100ns,80ns,50ns 。請問：1 ）流水線的操作周期應(yīng)設(shè)計為多少？2）若相鄰兩條 ? 令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時間進行。3）如果在硬件設(shè)計上加以改進，至少需推遲多少時間？查看答案 正確答案：解：（1）流水線的操作時鐘周期 t 應(yīng)按四步操作中最長時間來

45、考慮 ,所以 t=100ns ;（2） 兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：ADDR1,R2,R3;R2+RaR1SUBR4,R1,R5;R1-R5R4兩條指令在流水線中執(zhí)行情況如下表所示ADD指令在時鐘4時才將結(jié)果寫入寄存器 R1中，但SUB指令在時鐘3時就需讀寄存器R1 了，顯然發(fā)生數(shù)據(jù) 相關(guān)，不能讀到所需數(shù)據(jù)，只能等待。如果硬件上不采取措施，第2條指令SUB至少應(yīng)推遲2個操作時鐘周期，即 t=2X100ns=200ns； （3） 如果硬件上加以改進 （采取旁路技術(shù) ）， 這樣只需推遲 1 個操作時鐘周期就能得到所需數(shù)據(jù)，即 t=100ns。41、已知某機采用微程序控制方式，其控制存儲器容量為：

46、512X48（位）。微程序可在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共 4 個，微指令采用水平型格式，后繼微指令地址采用斷定方式。請問:1）微指令中的三個字段分別應(yīng)為多少位？2）畫出圍繞這種微指令格式的微程序控制器邏輯框圖。正確答案：解：（I ）假設(shè)判別測試字段中每一位作為一個判別標志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位；又因為控存容量為 512單元，所以下地址字段為 9位。 微命令字段則是：4849）=35 位。2）對應(yīng)上述微指令格式的微程序控制器邏輯框圖如下圖所示。其中微地址寄存器對應(yīng)下地址字，P字段即為判別測試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移

47、邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測試字段所給的判別標志（某一位為 1） ，其輸出用于控制修改微地址寄存器的適當(dāng)位數(shù)，從而實現(xiàn)微程序的分支轉(zhuǎn)移（此例微指 令的后繼地址采用斷定方式）。42、某機有 8 條微指令 I1-I8 ，每條微指令所包含的微命令控制信號如下表所示。正確答案： a-j 分別對應(yīng) 1 0種不同性質(zhì)的微命令信號。 假設(shè)一條微指令的控制字段為 8位，請安排微指 令 的控制字段格式。解：經(jīng)分析，（ e，f，h ）和（ b，i，j ）可分別組成兩個小組或兩個字段，然后進行譯碼， 可得六個微命令信號，剩下的 a，c，d，g 四個微命令信號可進行直接控制，其整個控制字段組

48、成如下：43、假設(shè)某機器有 80 條指令， 平均每條指令由 4 條微指令組成， 其中有一條取指微指令是所有指令公用的。 已知微指令長度為 32 位，請估算控制存儲器容量。解：微指令條數(shù)為：（4-1 ）X 80+1=241條取控存容量為：256X32位=1KB44、參見下圖的數(shù)據(jù)通路，畫出取數(shù)指令LDA （ R3），RO的指令周期流程圖，其含義是將 （R3）為地址的主存單元的內(nèi)容取至寄存器 R0中，標出各微操作控制信號序列。解：LDA （R3）, RO,指令是一條取數(shù)指令，其指令周期流程圖如下圖所示:將寄存器R1的內(nèi)容傳送至（R2）為地址的主存單元中。標出各微操作信號序列。正確答案：解： STA

49、R1，（R2） 指令是一條存數(shù)指令，其指令周期流程圖如下圖所示：46、設(shè)運算器結(jié)構(gòu)如下圖所示，IR為指令寄存器，R1R3是三個通用寄存器，其中任何一個都可以作為源寄存器或目標寄存器，A和B是三選一多路開關(guān)，通路的選擇分別由ASO AS1和BS0BS1控制，S1、S2是ALU的操作性質(zhì)控制器： 當(dāng)S1S2=00時，ALU輸出B; =01時輸出A+B; =10時輸出A-B;=11時輸出？&另有三條機器指令：MOV（從源寄存器傳送一個數(shù)到目標寄存器）、ADD（源寄存器內(nèi)容于目標寄存器內(nèi)容相加后送目標寄存器）和CO（源寄存器內(nèi)容取反后送目標寄存器）。假設(shè)控存CM僅有16個單元，且只考慮運算器數(shù)據(jù)通路的

50、控制，請設(shè)計微指令格式。微指令參考格式如下：AS1 ASO BS1 BSO S2 S1 +1 ALU- BUS LDIR LDR1 LDR2 LDR3 P1 P2gA3 -卩A3號 1 2 3 4 5 6 7 8 9 1O 11 12 13 14 15-18 47、流水線中有寫后讀、讀后寫和寫后寫三種數(shù)據(jù)相關(guān)沖突，試判斷下面指令存在哪種類型的數(shù)據(jù)相關(guān)。I1 ：ADD R1，R2，R3 ；R2+R3 - R1I2：SUB R4，R1，R5 ；R1-R5 - R4CPU結(jié)在I2指令進入流水線時，可能出現(xiàn)在I1指令寫入R1前就讀出R1內(nèi)容，發(fā)生了寫后讀相關(guān)。已知構(gòu)如下圖所示，其中包括一個累加器AC

51、一個狀態(tài)寄存器和其他幾個寄存器。各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。試完成以下工作：寫出圖中四個寄存器A B、C、D的名稱和作用；簡述完成指令A(yù)DD Y的數(shù)據(jù)通路（Y為存儲單元地址，本指令功能為（AC）+（Y） tAQ。解答：A-數(shù)據(jù)緩沖寄存器DR、B-指令寄存器IR、C-主存地址寄存器AR、D-程序計數(shù)器PC操作的數(shù)據(jù)通路為：P SARMMDFHRtAR(mart MMDR( MDRt ALUADD(控制信號)t AC第六章a 單選題1、在集中式總線仲裁中，( A )方式對電路故障最敏感。菊花鏈方式獨立請求方式分布式計數(shù)器定時查詢方式2、計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時：(C)減少了信息傳輸量提高了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)加重了 CPU的工作量3、系統(tǒng)總線中地址線的功能是：(D)選擇主存單元地址選擇進行信息傳輸?shù)脑O(shè)備選擇外存地址指定主存和 I/O 設(shè)備接口電路的地址4、采用串行接口進行 7 位 ASCII 碼傳送，帶有 1 位奇校驗位， 波特時，字符傳送速率為： (A)l 位起始位和 1 位停止位 , 當(dāng)傳輸率為 9600960873.13725、同步通信之所以比異步通信具有較高的傳輸速率，是因為：(D)同步通信不需要應(yīng)答信號且總線