基于FPGA的幀轉(zhuǎn)移面陣CCD驅(qū)動電路設(shè)計(jì)

1、基于FPGA的幀轉(zhuǎn)移面陣CCD驅(qū)動電路設(shè)計(jì)程鵬飛,顧明劍,王模昌(中科院上海技術(shù)物理研究所,上海 200083摘要:針對e2v公司的CCD67 Back Illuminated NIMO型CCD,對其驅(qū)動能力進(jìn)行詳細(xì)的分析;選用LM117T和LM317T設(shè)計(jì)CCD所需的偏置電壓;DS0026來完成設(shè)計(jì)CCD驅(qū)動器;Altera公司的可編程邏輯器件EPF10K30RI240-4來設(shè)計(jì)CCD的驅(qū)動時(shí)序。實(shí)驗(yàn)結(jié)果表明,設(shè)計(jì)的CCD驅(qū)動電路可以滿足CCD 的各項(xiàng)驅(qū)動要求。關(guān)鍵詞:驅(qū)動電路;偏置電壓;CCD驅(qū)動器;現(xiàn)場可編程門陣列(FPGA中圖分類號:文獻(xiàn)標(biāo)識碼:A 文章編號:1001-8891(200

2、609-0519-04A Design of Array CCD of Frame Transfer Driving Circuit Based on FPGA TechniqueCHENG Peng-fei,GU Ming-jian,WANG Mo-chang(Shanghai Institute of Thechnical Physics, Chinese Academy of Sciences, Shanghai 200083,ChinaAbstract:According to CCD67 Back Illuminated NIMO produced by e2v company, t

3、he driving capability of CCD was detailed analyzed. Bias voltages of CCD are designed by LM117T and LM317T; CCD drivers are designed with DS0026; the programmable logical device of the EPF10K30RI240-4 of Company Altera isused for the design of CCD driving time order . Experiments show that the desig

4、n of CCD driving circuit can meet every demand of CCD.KeyWords:driving circuit;bias voltage;CCD driver;FPGA引言近幾十年來, 隨著航天技術(shù)的發(fā)展,CCD相機(jī)在高精度測量、空間遙感和對地觀測等領(lǐng)域,得到了廣泛的應(yīng)用。而CCD器件正常工作時(shí)需要驅(qū)動脈沖信號多達(dá)十幾路,且各驅(qū)動脈沖信號之間要保持嚴(yán)格的邏輯與相位關(guān)系,特別是各信號的邊沿時(shí)序關(guān)系對其工作狀態(tài)至關(guān)重要。而驅(qū)動電路就是為CCD提供其所需的時(shí)序邏輯和相關(guān)的電壓信號,它的性能直接影響CCD輸出信號的質(zhì)量,所以在系統(tǒng)研制過程中,驅(qū)動電路的研制

5、就顯得十分的重要1。CCD的驅(qū)動電路主要由偏置電壓產(chǎn)生電路、驅(qū)動器電路和驅(qū)動時(shí)序產(chǎn)生電路組成。CCD芯片驅(qū)動時(shí)序的產(chǎn)生方法多種多樣,具體的時(shí)序由于具體型號CCD 的時(shí)序要求的不同而不同。幾種常用的CCD驅(qū)動時(shí)序產(chǎn)生方法包括:直接數(shù)字電路驅(qū)動方法、單片機(jī)驅(qū)動方法、EPROM驅(qū)動方法、可編程邏輯器件方法等。收稿日期:2006-07-03作者簡介:程鵬飛,男,(1981-現(xiàn)在中國科學(xué)院上海技術(shù)物理研究所電路與系統(tǒng)專業(yè)攻讀碩士學(xué)位。從事研究:CCD與CMOS探測器的驅(qū)動電路設(shè)計(jì),信號處理與時(shí)序控制。直接數(shù)字電路驅(qū)動方法的特點(diǎn)是可以獲得高速的驅(qū)動頻率,缺點(diǎn)是邏輯設(shè)計(jì)比較復(fù)雜,調(diào)試較為困難;單片機(jī)驅(qū)動方法

6、的特點(diǎn)是時(shí)序調(diào)節(jié)靈活方便、編程簡單,但通常具有驅(qū)動頻率較低的缺點(diǎn),不能滿足高速CCD驅(qū)動時(shí)序的要求;EPROM驅(qū)動方法結(jié)構(gòu)簡單明確,調(diào)試簡便,缺點(diǎn)是結(jié)構(gòu)尺寸較大。FPGA是第四代可編程邏輯器件,它將定制ASIC的高集成度、高性能的優(yōu)點(diǎn)與用戶可編程器件的方便靈活的特點(diǎn)結(jié)合在一起,從而避免了用定制ASIC的高成本、高風(fēng)險(xiǎn)、長設(shè)計(jì)周期和可編程器件密度低的缺點(diǎn)。本系統(tǒng)采用FPGA 進(jìn)行邏輯電路的設(shè)計(jì),用硬件描述語言Verilog HDL作為邏輯設(shè)計(jì)語言。1 CCD67 Back Illuminated NIMO簡介CCD67 Back Illuminated NIMO是e2v公司生產(chǎn)的低噪聲背照式的幀

7、轉(zhuǎn)移面陣CCD,雙通道輸出,其主要的性能參數(shù)如下:最大讀出頻率. . . . . . . . . . 5 MHz輸出響應(yīng)率. . . . . . . . . . 1.5 mV/e-峰值信號. . . . . . . . . . . 600 k e-/pixel光譜范圍. . . . . . . . 2001100 nmTN215519520 讀出噪聲 (1MHz . . . . . 12 e-rms感光區(qū)像素. . . . . . 268(H×264(V有效像素. . . . . . . . . 256(H×256(V存儲區(qū)像素. . . . . . . . . . . 2

8、68(H×264(V 動態(tài)范圍. . . . . . . . . . . . . . . 150000:12 CCD驅(qū)動能力需求分析2驅(qū)動電路的驅(qū)動能力包含三個(gè)方面的因素:1、像元光積分時(shí)間的驅(qū)動能力;2、時(shí)鐘加載的驅(qū)動能力;3、電荷轉(zhuǎn)移所需要的驅(qū)動能力。光積分驅(qū)動電流可用下式近似表達(dá):I0=n×m×q/T(1 式中:n表示CCD探測器的勢阱可容納的最大電子數(shù),m為驅(qū)動電路需要驅(qū)動的像元數(shù),q是電子電量, T是CCD的積分時(shí)間。勢阱容量越大,面陣越大,幀頻越高,要求驅(qū)動電路的驅(qū)動能力越高。假設(shè)CCD驅(qū)動電路提供雙極性柵極電壓,電壓值分別為+V H和-V L,驅(qū)動脈

9、沖為理想的梯形脈沖,上升時(shí)間和下降時(shí)間均為t r;每個(gè)像元的等效分布電容為C,則時(shí)鐘加載所需要的驅(qū)動需要的驅(qū)動電流為:I c=(V H+V L×m×C/t r(2除了上面分析的兩種驅(qū)動電流外,還有電荷轉(zhuǎn)移過程中,勢阱耦合所需要的驅(qū)動電流。幀轉(zhuǎn)移頻率為f ft,勢阱容量為n,CCD驅(qū)動脈沖的相數(shù)為,則幀轉(zhuǎn)移驅(qū)動電流為:I t=n×m×q×f ft×(3綜合以上分析,CCD探測器對驅(qū)動電路要求最高的是幀轉(zhuǎn)移脈沖,CCD67峰值驅(qū)動電流0.3A,平均驅(qū)動電流19mA。與驅(qū)動電流密切相關(guān)的因素是工作頻率,在高幀頻應(yīng)用條件下,驅(qū)動電路必要有足夠

10、的驅(qū)動能力。3 CCD偏置電壓為了保證CCD67 Back Illuminated NIMO正常工作,共需要8路直流偏置電壓信號,各信號的具體要求見表1。分析表1的數(shù)據(jù),得出偏置電壓如下:+9V(SS, +29V(OD、ABD,+17V(RD,+3V(OG、ABG。則偏置電壓電路產(chǎn)生29V, 17V, 9V和3V的直流電壓就可以了。由于LM117T是降壓電源轉(zhuǎn)換器,即它的輸出永遠(yuǎn)低于輸入電壓,所以由電源提供的電壓必須大于+29V。采用LM117T實(shí)現(xiàn)直流偏壓+3V 的原理圖如圖1所示。其余的偏壓可用相同的方法產(chǎn)生。表1 CCD67 Back Illuminated NIMO驅(qū)動電壓和直流偏壓T

11、able 1 Driving voltage and DC voltage of CCD67 Back Illuminated NIMO2006年9月 程鵬飛等:基于FPGA 的幀轉(zhuǎn)移面陣CCD 驅(qū)動電路設(shè)計(jì) Sep. 2006 521圖1 直流偏壓+3 V 產(chǎn)生原理圖 Fig.1 Principle of +3V DC voltage4 CCD 驅(qū)動器CCD 一共需要13路時(shí)序驅(qū)動信號,如表1。其中:(0 V ,+12 V (I 3、I 2、I 1、S 3、S 2、S 1、DG 、R 共8個(gè);(-2 V ,+10 V (R 2L 、R 1L 、R 1、R 2R 、R 1R 共5個(gè);芯片采用了

12、National Semiconductor 公司的DS0026對CCD 進(jìn)行驅(qū)動。National Semiconductor 公司的DS0026芯片是一款常用的高速M(fèi)OS 驅(qū)動器。快速響應(yīng)特性:1000pF 的交流負(fù)載,波形上升下降時(shí)間小于20 ns ;20 V 的輸出范圍;峰值電流1.5 A ,平均電流30 mA ;TTL 兼容;根據(jù)散熱情況,最高可以響應(yīng)510 MHz 的驅(qū)動時(shí)鐘2。CCD67驅(qū)動時(shí)鐘頻率最高的是像元讀出脈沖,其速度約為2 MHz ,峰值驅(qū)動電流0.3 A ,平均驅(qū)動電流19 mA ?？梢?DS0026能滿足其驅(qū)動能力的要求。圖2是DS0026驅(qū)動電路基本結(jié)構(gòu)。電阻R1

13、起阻抗匹配作用。DS0026是一個(gè)反向驅(qū)動器,它的輸入邏輯1電壓為1.5V ,輸出邏輯1為(V -+0.7V ;輸入邏輯0為0.6V ,輸出邏輯0為(V +-0.8V 。為了滿足DS0026反向驅(qū)動的要求,在前面加了一個(gè)反向器54S04。它除了能將時(shí)鐘信號反向之外,還和R2, C1對輸入時(shí)鐘進(jìn)行整形,消除信號的過沖問題。V -沒有直接加到DS0026上,而是加在它的后級電路中對其嵌位,這是為了對DS0026輸出的脈沖進(jìn)行交流耦合和濾波,減小信號的抖動和過沖。實(shí)踐也表明這樣的效果要好于DS0026直接輸出。DS0026所需要的偏置電壓V +為12V (或10V ,V -為0V (或-2V ,這些

14、偏置電壓分別由7812,7810,LM137T 來實(shí)現(xiàn)。7812/7810是一種能提供固定正向電壓的芯片,而LM137T 與LM117T 類似,只不過它提供負(fù)向偏置電壓。5 CCD 的驅(qū)動時(shí)序CCD67 Back Illuminated NIMO 需要13路驅(qū)動信號:分別是感光區(qū)三相驅(qū)動信號I1 、I2 、I3;存儲區(qū)三相驅(qū)動信號S1、S2、S3;轉(zhuǎn)移寄存器三相驅(qū)動信號(兩通道R1L 、R2L 、R1R 、R2R 、R3;復(fù)位脈沖信號R ,一個(gè)寄存器通道開關(guān)控制信號DG 。它的一個(gè)工作周期分兩個(gè)階段:曝光階段和幀轉(zhuǎn)移階段。在曝光階段,感光區(qū)收集光敏元產(chǎn)生的光電荷,同時(shí)存儲在存儲區(qū)的上一幀圖像電

15、荷被逐行轉(zhuǎn)移到讀出寄存器,并被串行讀出,供后續(xù)電路處理。而在幀轉(zhuǎn)移階段完成圖像電荷從感光區(qū)到存儲區(qū)的轉(zhuǎn)移,同時(shí)完成感光區(qū)的清空,幀轉(zhuǎn)移操作結(jié)束,開始下一幀圖像的曝光。CCD67的主要驅(qū)動時(shí)序的關(guān)系如圖3所示:圖2 DS0026驅(qū)動電路基本結(jié)構(gòu) Fig.2 Basic structure of DS0026 driving circuit2006年9月 Infrared Technology Sep. 2006 522圖4 CCD 驅(qū)動時(shí)序仿真結(jié)果Fig.4 Simulation result of driving time order of CCD67圖5-1 行轉(zhuǎn)移驅(qū)動信號波形Fig.5-1

16、 Wave of frame transfer signal圖5-2 像元讀出驅(qū)動信號和復(fù)位信號波形Fig.5-2 Wave of readout signal and reset signalCCD67的幀轉(zhuǎn)移的頻率是1 MHz ,由S1、S2、S3控制;像元讀出頻率為2MHz ,由R1L(R1R、R2L(R2R、R3、R 控制。S3、S2、S1 相位依次相差1/3個(gè)周期,占空比都為50%;R3、R2L (R2R 、R1L(R1R相位依次相差1/3個(gè)周期,R1L(R1R、R2L(R2R、R3的占空比為50%,R 的占空比為10%3。CCD67 Back Illuminated NIMO 感光

17、區(qū)和存儲區(qū)都是268×264結(jié)構(gòu),轉(zhuǎn)移一行的時(shí)間為1 µs ,讀出一個(gè)像元的時(shí)間為0.5 µs 。從感光區(qū)到存儲區(qū)的像元轉(zhuǎn)移時(shí)間(同時(shí)也是復(fù)位時(shí)間T 1=264×1 µs =0.264 ms ,從存儲區(qū)轉(zhuǎn)移到讀出寄存器并且讀出一幀的時(shí)間T 2=(1 µs +268/2×0.5 µs ×264=17.952 ms ,因此,一幀周期T =T 1+T 2=18.216 ms 。本系統(tǒng)選用的FPGA 是Altera 公司的EPF10K30RI240-4。有30000個(gè)邏輯門,1728個(gè)宏單元,216個(gè)邏輯陣列塊;采用硬件描述語言Verilog HDL 進(jìn)行邏輯設(shè)計(jì),用ModelSim 仿真,得到波形如圖4。6 結(jié)論系統(tǒng)設(shè)計(jì)完成后,由示波器測試各路輸出的驅(qū)動信號,所顯示的波形與仿真波形一致,如圖5,得到令人滿意的結(jié)果。此CCD 的驅(qū)動電路設(shè)計(jì)能夠滿足的CCD67的性能要求,可以用來驅(qū)動CCD67 Back Illuminated NIMO 。 參考文獻(xiàn)1 周慧鑫,王炳健,劉上乾.紅外焦平面器件脈沖驅(qū)動電路的小型化設(shè)計(jì)J.紅外技術(shù),2002.24(5: 3436. 2 Ste