DSP復(fù)習(xí)資料課件

1、1、 什么是數(shù)字信號處理器(DSP)？DSP 可以分為哪兩類？ a、 數(shù)字信號處理器是一種專門用于實(shí)現(xiàn)各種數(shù)字信號處理算法的微處理器，通?？煞譃閷Ｓ肈SP和通用DSP兩類。 b、用于實(shí)現(xiàn)某些特定數(shù)字信號處理功能的 DSP 屬于專用DSP。什么是DSP？DSP：Digtal Signal Processing 數(shù)字信號處理技術(shù)典型的微處理器系統(tǒng)根據(jù)CPU特點(diǎn)，可以分為：1）通用單片機(jī)(Micro-controller) 8/16bit優(yōu)點(diǎn)：成本低、體積小。缺點(diǎn)：運(yùn)算與擴(kuò)展能力較弱。編程：匯編、C語言。2）PC及其兼容機(jī) (Micro-processor)缺點(diǎn)：成本高、體積大、實(shí)時性差。優(yōu)點(diǎn)：運(yùn)算

2、與擴(kuò)展能力強(qiáng)，軟件資源豐富。編程：匯編及多種高級語言。3）DSP（Digital Signal Processor）16/32bit特點(diǎn)：運(yùn)算能力相當(dāng)強(qiáng)、實(shí)時性、體積小、成本較 低、功耗較低編程：匯編、C、 C。4）專用微處理器特點(diǎn)：使用簡單，靈活性差，主要用于一些批量生產(chǎn)的產(chǎn)品。如家用電器的智能控制、工業(yè)控制。DSP: Digtal Signal Processor 數(shù)字信號處理器 TI公司從80代初推出了全球第一款“數(shù)字信號處理器”TMS320C010，從此引發(fā)了一場“數(shù)字信號處理”革命。我們現(xiàn)在所說的DSP，如果沒有特殊說明，一般均指“數(shù)字信號處理器”。 2、 DSP 芯片的主要特點(diǎn)有哪

3、些？DSP 從結(jié)構(gòu)上進(jìn)行了優(yōu)化，使其更適合于哪類運(yùn)算，從而可以高速實(shí)現(xiàn)多種不同的數(shù)字信號處理算法？ DSP的特點(diǎn):在一個指令周期內(nèi)可完成一次乘法和一次加法運(yùn)算程序和數(shù)據(jù)空間分開，可以同時訪問指令空間和數(shù)據(jù)空間 片內(nèi)具有快速 RAM，通?？赏ㄟ^獨(dú)立的數(shù)據(jù)總線在兩塊中同時訪問具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持 快速的中斷處理和硬件I/O支持具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器可以并行執(zhí)行多個操作 支持流水線操作，使取指令、譯碼、取操作數(shù)和執(zhí)行指令等可以重疊執(zhí)行。3、 什么是哈佛結(jié)構(gòu)、什么是馮諾依曼結(jié)構(gòu)，其區(qū)別是什么？另外，DSP 采用哪種類型？ 馮·諾依曼結(jié)構(gòu)：取指和取操作數(shù)都在同

4、一總線上，通過分時復(fù)用的方式進(jìn)行。缺點(diǎn)是在高速運(yùn)行時，不能達(dá)到同時取指令和取操作數(shù)，從而形成了傳輸過程的瓶頸。 哈佛結(jié)構(gòu)：芯片內(nèi)部程序空間和數(shù)據(jù)空間分開，從而允許同時取指令和取操作數(shù)，從而大大提高運(yùn)算能力。4、TI 的新型 DSP 芯片根據(jù)其不同應(yīng)用領(lǐng)域可以劃分為哪幾個系列，每個系列分別面向哪類應(yīng)用？ 5、TMS320F281X 芯片的最小指令周期是多少？最高頻率是多少？它是一種多少位的定點(diǎn)或是浮點(diǎn) DSP? F281X 采用低功耗設(shè)計(jì)，其內(nèi)核電壓為？I/O 端口電壓為？ CPU主頻高達(dá)150MHz，時鐘周期為6.67ns。采用低功耗設(shè)計(jì)，當(dāng)內(nèi)核電壓為1.8V時，主頻為135MHz，當(dāng)內(nèi)核電壓

5、為1.9V時， 主頻為150MHz，I/O口引腳電壓為3.3V。FLASH編程電壓為3.3V。6、 TMS320F2812 DSP 芯片有哪些外部接口？各自的主要應(yīng)用是什么？ 第四章 系統(tǒng)控制及中斷1、 DSP 的時鐘產(chǎn)生模塊由哪些部分構(gòu)成？ 時鐘模塊提供兩種操作模式： 內(nèi)部振蕩器：如果使用內(nèi)部振蕩器，則必須在X1XCLKIN和X2兩個引腳之間連接一個石英晶體。 外部時鐘源：如果采用外部時鐘，可以將輸入的時鐘信號直接接到X1XCLKIN引腳上，而X2懸空。在這種情況下，不使用內(nèi)部振蕩器。2、鎖相環(huán)的配置模式及各模式下時鐘輸出的計(jì)算。PLL 模式說明CLKINPLL 禁止上電復(fù)位時通過將 XPL

6、LDSIS（低電平有效）引腳置低來進(jìn)入該模式，PLL 模塊完全不使能。此時，輸入 CPU 的時鐘是由外部振蕩器直接通 過 X1/XCLKIN 引腳輸入的信號。XCLKINPLL 旁路如果 PLL 未處于不使能的狀態(tài)，上電默認(rèn)的 PLL 配置（PLLCR 的值為 0）。PLL 自身被旁路，從 X1/XCLKIN 引腳輸入的時鐘信號先被/2，然后再 送去 CPU。XCLKIN/2PLL 使能通過給 PLLCR 寄存器寫一個不為 0 的值來實(shí)現(xiàn) PLL 的使能，時鐘信號需要進(jìn)入 PLL 模塊進(jìn)行 n 倍頻，然后再被/2，最后送至 CPU。(XCLKIN*n)/2PLL使能 我們平常使用的是第 3 種

7、方式，即 PLL 使能，我們通采用30M 的晶振來給 2812提供時基。PLLCR 的 DIV 位被設(shè)置成最大值，即 1010 的時候，CPU 的時鐘將達(dá)到150MHZ，是2812 所能支持的最大時鐘頻率。時鐘頻率具體的計(jì)算如下所示： 晶振為 30M，PLLCR 的 DIV 位被設(shè)置成 1010 時的時鐘頻率 CLKIN =（OSCLKIN*10/2 = (XCLKIN*10)/2 = (30M*10)/2=150M Hz3、片內(nèi)外設(shè)模塊的時鐘可以分為哪三類？ 低速外設(shè)時鐘信號，LSPCLK，主要用于 SCI-A/B，SPI，McBSP 等串行接口外設(shè)；高速外設(shè)時鐘信號，HSPCLK，主要用于

8、 EV-A/B，A/D 轉(zhuǎn)換器等并行接口外設(shè)；CPU 時鐘，SYSCLKOUT，主要用于 eCAN 等外設(shè)模塊。例：void InitSysCtrl(void) Uint16 i;EALLOW;SysCtrlRegs.PLLCR = OxA ; /如果外部晶振為30M， SYSCLKOUT=150MHzfor(i= 0; i< 5000; i+) SysCtrlRegs.HISPCP.all =Ox0001 ; / HSPCLK=150/2=75MHzSysCtrlRegs.LOSPCP.all = Ox0002 ; / LSPCLK=150/4=37.5MHzSysCtrlRegs.P

9、CLKCR.bit.ADCENCLK= 1 ; /ADC模塊時鐘使能SysCtrlRegs.PCLKCR.bit.EVAENCLK= 1 ; /EVA模塊時鐘使能 EDIS;4、F281x 共有幾種工作模式？IDLE模式（空閑模式）：處理器可以通過被使能的中斷或NMI中斷退出IDLE模式。STANDBY（備用模式）模式：所有信號都能將CPU喚醒。HALT模式（暫停模式）：只有復(fù)位XRS和XNMI_XINT13外部中斷信號能喚醒CPU工作。5、請簡述看門狗模塊的工作原理。 當(dāng) 8 位的看門狗計(jì)數(shù)器進(jìn)行加計(jì)數(shù)到最大值（0xFF）時，用戶可選擇看門狗模塊通/WDRST 輸出一個低電平脈沖（脈沖寬度

10、512 個振蕩器周期）來復(fù)位 CPU，或通過/WDINT來產(chǎn)生一個外設(shè)中斷事件。在系統(tǒng)正常工作時，為避免看門狗模塊產(chǎn)生不希望的脈沖信號，需要用戶屏蔽看門狗模塊或軟件周期性向看門狗復(fù)位寄存器 WDKEY 寫入序列0x55+0xAA 來為看門狗計(jì)數(shù)器清零。看門狗電路配置：/禁止看門狗void DisableDog(void)EALLOW;SysCtrlRegs. WDCR = 0x0068 EDIS;/喂狗函數(shù)void KickDog(void)EALLOW;SysCtrlRegs. WDKEY = 0x55 SysCtrlRegs. WDKEY = 0xAA EDIS;6、 TMS320F281

11、X 中含有多少個 32 位的通用定時器？ F2812器件上有3個32位的CPU定時器： TIMER0 :CPU定時器TIMER0用戶可以使用 TIMER1 TIMER2CPU定時器一個周期所計(jì)量的時間假設(shè)系統(tǒng)時鐘SYSCLKOUT的值為X MHz，那么計(jì)數(shù)器每走一步，所需要的時間為： 因?yàn)镃PU定時器一個周期計(jì)數(shù)了(PRDH:PRD+1)次，因此CPU定時器一個周期所計(jì)量的時間為：7、F281X 芯片提供了 56 個通用 I/O 引腳(GPIO)，它們可以有數(shù)字 I/O 和外設(shè) I/O 兩種工作模式，其工作模式的選擇如何設(shè)置？當(dāng)配置為數(shù)字 I/O 模式時，可以通過什么寄存器配置其為輸入或輸出？

12、控制寄存器GPxMUX 功能選擇控制寄存器GPxDIR 方向控制寄存器GPxQUAL 輸入限定控制寄存器數(shù)據(jù)寄存器GPxDAT 數(shù)據(jù)寄存器GPxSET 置位寄存器GPxCLEAR 清除寄存器GPxTOGGLE 取反寄存器例：void InitGpio(void) EALLOW ; /讀取使能 GpioDataRegs.GPFCLEAR.bit.GPIOF14 = 1 ; /XF引腳輸出為低電平 GpioMuxRegs.GPFMUX.bit.SPISIMOA_GPIOF0 = 1 ;/選擇SPISIMO 引腳 為功能引腳 GpioMuxRegs.GPFMUX.bit.SPICLKA_GPIOF2

13、 = 1 ;/選擇SPICLK引 腳為功能引腳 GpioMuxRegs.GPFMUX.bit.SPISTEA_GPIOF3= 0 ; /選擇SPISTE引腳 為通用I/OGpioMuxRegs.GPFDIR.bit.GPIOF3= 1 ; /方向?yàn)檩敵?，低電平時選中 EDIS ; / 讀取禁止8、 F281x 的中斷系統(tǒng)可分為哪三種中斷級別？ F2812 的中斷是 3 級中斷機(jī)制，分別是外設(shè)級，PIE 級以及 CPU 級，對于某一個具體的外 設(shè)中斷請求，任意一級的不許可，CPU 最終都不會執(zhí)行該外設(shè)中斷。就像一個文件需要三級領(lǐng)導(dǎo)批示一樣， 任意一級領(lǐng)導(dǎo)的不同意，都不能被送至上一級領(lǐng)導(dǎo)，更不可能

14、得到最終的批準(zhǔn)，中斷機(jī)制的原理也是如此。9、 DSP 中中斷響應(yīng)處理流程。 中斷工作過程10、 中斷向量表是什么？a、它是用于存儲每個中斷服務(wù)程序 ISR 的入 口地址（中斷向量）。b、中斷向量表用于存儲每個中斷服務(wù)程序的 入口地址。所有中斷向量都是受 EALLOW 機(jī)制保護(hù)的。第五章 TMS320F2812外部接口（XINTF）1、理解 F2812 的外部擴(kuò)展接口 XINTF。外部接口(XINTF)映射到5個獨(dú)立的存儲空間Zone0、 Zone1、 Zone2、 Zone6、 Zone7當(dāng)訪問相應(yīng)的存儲空間時，就會產(chǎn)生一個片選信號； XINTF的5個空間共有3個片選引腳。 Zone0、 Zo

15、ne1共用XZCS0AND1。 Zone6、 Zone7共用XZCS6AND7。 Zone2單獨(dú)使用片選信號XZCS2。每個空間都可以獨(dú)立地設(shè)置訪問等待、選擇、建立以及保持時間，同時還可以使用XREADY信號來控制外設(shè)的訪問。 外部接口的訪問時鐘頻率由內(nèi)部的XTIMCLK提供XTIMCLK可以等于SYSCLKOUT或SYSCLKOUT/2。 第六章 TMS320F2812串行通信接口SCI 1、SCI模塊的基本原理及應(yīng)用。SCI（Serial Communication Interface），即串行通信接口，是一個雙線的異步串口，即具有接收和發(fā)送兩根信號線的異步串口，一般可以看作是 UART（

16、通用異步接收/發(fā)送裝置）。F2812 的 SCI 模塊支持 DSP 與采用 NRZ（non-return-to-zero 不歸零）標(biāo)準(zhǔn)格式的異步外圍設(shè)備之間進(jìn)行數(shù)字通信。2812 內(nèi)部具有兩個相同的 SCI 模塊，SCIA 和 SCIB。2、SCI模塊是如何接收和發(fā)送數(shù)據(jù)的?接收數(shù)據(jù)1）置RXENA1（SCICTL1.D0），使能接收器接收數(shù)據(jù)； 2）數(shù)據(jù)到達(dá)SCIRXD引腳后，檢測起始位（SCI自動實(shí)現(xiàn)）； 3）數(shù)據(jù)從RXSHF寄存器移位到接收緩沖寄存器（SCIRXBUF）， 產(chǎn)生一個中斷請求，同時接收器數(shù)據(jù)準(zhǔn)備好標(biāo)志RXRDY1； 4）用戶程序讀取SCIRXBUF寄存器，標(biāo)志位RXRDY自

17、動清零； 5）數(shù)據(jù)的下一個字符到達(dá)SCIRXD引腳，檢測到起始位； 6）RXENA=0，禁止接收數(shù)據(jù)。繼續(xù)向RXSHF裝載數(shù)據(jù)，但不送入SCIRXBUF。 發(fā)送數(shù)據(jù)1）TXENA1（SCICTL1.D1），使能發(fā)送器發(fā)送數(shù)據(jù)； 2）程序?qū)憯?shù)據(jù)到SCITXBUF寄存器，此時發(fā)送器不為空，TXRDY變低； 3）SCI發(fā)送數(shù)據(jù)到移位寄存器TXSHF后，產(chǎn)生中斷請求，同時TXRDY變高； 4）TXRDY變高后，程序?qū)懙诙€字符到SCITXBUF，隨后TXRDY又變低； 5）發(fā)送完第一個字符，開始將第二個字符移位到寄存器TXSHF； 6）TXENA0，禁止發(fā)送數(shù)據(jù)，SCI繼續(xù)完成當(dāng)前字符的發(fā)送；3、如何

18、配置SCI的波特率寄存器。波特率：串行通信過程每秒鐘傳送的二進(jìn)制脈沖數(shù)目（bit/s）串行時鐘SCICLK由低速外設(shè)時鐘LSPCLK和波特率選擇寄存器確定；SCI使用16位波特率選擇寄存器，可以設(shè)定為64K種波特率；SCI模塊通信波特率與波特率選擇寄存器之間的關(guān)系如下所示： 說明：BRR為SCI波特率選擇寄存器中的值，從十進(jìn)制轉(zhuǎn)換成 16進(jìn)制后，其高8位賦值給SCIHBAUD，低8位賦值給 SCILBAUD。且該公式只適用于 。當(dāng)BRR=0時，SCI模塊通信的波特率為：例：已知OSCCLK=30M，SysCtrlRegs.PLLCR=0xA；SysCtrlRegs.HISPCP.all=0x3

19、；SysCtrlRegs.LOSPCP.all=0x2；根據(jù)以下程序，計(jì)算其波特率，要求寫出相關(guān)的表達(dá)式和具體的計(jì)算步驟。Void SCI_Init(void) SciaRegs.SCICCR.all=0x0007; SciaRegs.SCICTL1.all=0x0003;SciaRegs.SCIHBAUD=243 >> 8; SciaRegs.SCILBAUD =243&0x00FF; SciaRegs.SCICTL1.all=0x0023; (1)BRR=243; (2)LSPCLK=SYSCLKOUT/(LOSPCP*2)=150/（2*2）=37.5MHZ (3)所

20、以由公式： SCI異步波特率=LSPCLK/(BRR+1)*8) (4)SCI異步波特率=37.5MHZ/(243+1)*8)(5)SCI異步波特率=19211.06B第七章 TMS320F2812的串行外圍設(shè)備接口（SPI）1、請簡述SPI模塊的CPU接口。兩種工作方式：主/從工作方式數(shù)據(jù)長度：116位可編程4種時鐘模式：由極性和相位控制波特率：125種可編程接口方式：中斷或查詢可同時進(jìn)行發(fā)送和接收操作2、SPI是否只能工作在主機(jī)模式下？主模式 SPI的引腳SPICLK為整個串行通信網(wǎng)絡(luò)提供時鐘；通過SPIBRR寄存器設(shè)定通信網(wǎng)絡(luò)的數(shù)據(jù)傳輸速率； 數(shù)據(jù)從SPISIMO輸出，并鎖存從SPISO

21、MI輸入的數(shù)據(jù)；通常作為片選信號，數(shù)據(jù)傳輸過程置低電平，傳輸完成后置高。發(fā)送數(shù)據(jù)： 寫數(shù)據(jù)到SPIDAT或SPITXBUF，啟動SPISIMO引腳上的數(shù)據(jù)發(fā)送，首先發(fā)送最高有效位（MSB）（與SCI有所不同）。接收數(shù)據(jù)： 當(dāng)指定數(shù)量的數(shù)據(jù)位已經(jīng)通過SPIDAT移位后，SPIDAT中的數(shù)據(jù)發(fā)送到SPIRXBUF中，且SPI INF FLAG置1。從模式從模式：Master/Slave0從模式下，SPICLK時鐘由主控制器提供，并決定了傳輸速率。數(shù)據(jù)從SPISIMO引腳輸入，從SPISOMI引腳輸出。 /SPISTE通常作為從設(shè)備的片選信號，數(shù)據(jù)傳輸過程置低電平，傳輸完成后置高. TALK位(SP

22、ICTL.D1)當(dāng)TALK位清零，數(shù)據(jù)發(fā)送被禁止，輸出引腳（SPISOMI）處于高阻狀態(tài)。若發(fā)送期間清零TALK位，SPI要繼續(xù)完成當(dāng)前的字符傳輸，以保證SPI設(shè)備正確接收數(shù)據(jù)。TALK位允許在一個網(wǎng)絡(luò)上連接多個從SPI設(shè)備，但同一時刻只能有一個從設(shè)備允許驅(qū)動SPISOMI。2、整個SPI的通信網(wǎng)絡(luò)當(dāng)中的時鐘和波特率是由主機(jī)來提供的嗎？串行外設(shè)接口（SPI）是一種同步串行輸入/輸出接口，傳輸速率較高（LSPCLK/4）3、主機(jī)的數(shù)據(jù)是如何發(fā)送和接收的？ SPI是一個環(huán)形總線結(jié)構(gòu)，其時序其實(shí)比較簡單，主要是在時鐘脈沖SCK的控制下，兩個雙向移位寄存器SPIDAT進(jìn)行數(shù)據(jù)交換。 4、SPI的波特率

23、如何設(shè)置？波特率的計(jì)算方法：1）當(dāng)SPIBRR3127時： SPI波特率LSPCLK/（SPIBRR1）2）當(dāng)SPIBRR0、1、2時： SPI波特率LSPCLK/4例2：假定LSPCLK75MHz，試確定SPI的波特率范圍。 SPI波特率最大值：LSPCLK/418.75MHz SPI波特率最小值：LSPCLK/1280.586MHz第九章 TMS320F2812模/數(shù)轉(zhuǎn)換（ADC）模塊1、掌握 A/D 轉(zhuǎn)換模塊的基本概念。第十章 模數(shù)轉(zhuǎn)換ADC模塊模數(shù)轉(zhuǎn)換（ADC)模塊的特性1、ADC模塊的特性（1）帶有內(nèi)部采樣-保持電路12bit ADC模塊（2）16個模擬輸入通道，每8個通過一個8選1

24、的模擬多路轉(zhuǎn) 換開關(guān)。（3）ADC模擬輸入電壓的范圍為03V（4）對16路模擬量進(jìn)行“自動排序”。（5）兩個獨(dú)立的8狀態(tài)排序器（SEQ1和SEQ2），可以獨(dú)立 工作在雙排序器模式，或級聯(lián)為16個狀態(tài)排序器模式 （SEQ一級聯(lián)模式）。（6）在給定的排序模式下，4個排序控制器決定通道的轉(zhuǎn)換 順序。（7）16個存放結(jié)果的寄存器（RESULT0RESULT15)（8）有多個啟動ADC轉(zhuǎn)換的觸發(fā)源如下： 軟件立即啟動 EVA事件管理器啟動 EVB事件管理器啟動 ADC 的SOC引腳啟動（9）EVA和EVB可分別獨(dú)立地觸發(fā)SEQ1和SEQ2（僅用于 雙排序器模式）（10）有單獨(dú)的預(yù)定標(biāo)的采樣/保持時間 2

25、、 ADC 模塊的排序器有哪兩種工作模式？ a、雙排序器模式下兩個排序器共享同一個 A/D 轉(zhuǎn)換器。若 SEQ1 和 SEQ2 同時產(chǎn)生自動轉(zhuǎn) 換請求，則排序器 1 具有更高的優(yōu)先級并被 立即響應(yīng)b、每 次 排 序轉(zhuǎn) 換 時 所選 擇 的 模擬 輸 入 通 道 由 ADC 通 道 選 擇排 序 控 制寄存器 (ADCCHSELSEQn)位域 CONVnn 確定3、ADC 模塊有哪兩種不同的采樣模式？對于每一個轉(zhuǎn)換，被采樣和轉(zhuǎn)換的外部輸入通道由什么決定？ A、順序采樣模式下，CONVxx 位確定采樣與轉(zhuǎn)換的模擬輸入 通道，最高位確定采用 SHA或 SHB，其余 3 位定義通道號。例： CONVx

26、x=0101B, 選擇 ADCINA5； CONVxx=1011B, 選擇 ADCINB3。B、同步模式下，CONVxx 的低 3 位確定采樣與轉(zhuǎn)換的模擬輸 入通道對(SHA、SHB 的輸入通道序號相同)，最高位不起作 用。例： CONVxx=x110B, 選擇 ADCINA6 和 ADCINB6，依次轉(zhuǎn)換 SHA、SHB 中保持的電壓量，結(jié)果存至 ADCRESULTn、 ADCRESULT(n1) 中。第十章 TMS320F2812事件管理器（EV）模塊1、 掌握 F281x 事件管理器的構(gòu)成。通用定時器功能：具有計(jì)數(shù)定時功能，可以為各種應(yīng)用提供時基，并可以產(chǎn)生比較輸出/PWM信號。比較單元

27、功能：三個比較單元可以輸出3組(6路)比較輸出/PWM信號，且具有死區(qū)控制等功能。捕獲單元功能：三個捕獲單元可以記錄輸入引腳上信號跳變的時刻。QEP電路功能：具有直接連接光電編碼器脈沖的能力，可獲得旋轉(zhuǎn)機(jī)械的速度和方向等信息。注意：輸入跳變脈沖寬度至少保持兩個CPU時鐘周期才能被識別。事件管理器的特殊設(shè)計(jì)，使得事件管理器既可以實(shí)時控制電機(jī)（由PWM電路實(shí)現(xiàn)），同時還可以監(jiān)視電機(jī)的運(yùn)行狀態(tài)（由QEP電路實(shí)現(xiàn)）。2、通用定時器的基礎(chǔ)知識 。每個事件管理模塊有兩個通用定時器(GP)，這些定時器可以為下列應(yīng)用提供獨(dú)立的時間基準(zhǔn)：A、控制系統(tǒng)中采樣周期產(chǎn)生。B、為QEP電路和捕獲單元的操作提供時間基準(zhǔn)。C、為比較單元和相應(yīng)的PWM電路操作提供時間基準(zhǔn)。計(jì)數(shù)寄存器 TxCNT 保存當(dāng)前時刻定時器的計(jì)數(shù)值；比較寄存器 TxCMPR 保存定時器的比較值；周期寄存器 TxPR 保存定時器的周期值。 EVA 包含通用定時器 1、2；EVB 包含