組成原理考試題庫(kù)

1、 組成原理題庫(kù)題號(hào)題干答案2采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（ ）的時(shí)間。 A、 指令周期 B. 機(jī)器周期C. 存儲(chǔ)周期 D. 總線周期C3在中斷響應(yīng)過程中，（ ）操作可以通過執(zhí)行程序?qū)崿F(xiàn)。 A、關(guān)中斷 B、保護(hù)斷點(diǎn) C、保護(hù)現(xiàn)場(chǎng) D、讀取中斷向量C4下列陳述中正確的是： A、在DMA周期內(nèi)，CPU不能執(zhí)行程序 B、中斷發(fā)生時(shí)，CPU首先執(zhí)行入棧指令將程序計(jì)數(shù)器內(nèi)容保護(hù)起來 C、DMA傳送方式中，DMA控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期 D、輸入輸出操作的最終目的是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸D5中斷向量地址是： A、子程序入口地址 B、中斷服務(wù)程序入口地址 C、中

2、斷服務(wù)程序入口地址指示器 C6在關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是： A、可屏蔽中斷 B、硬件中斷 C、軟件中斷 D、不可屏蔽中斷A7為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用： A、通用寄存器 B、堆棧 C、存儲(chǔ)器 D、外存B9下列數(shù)中最小的數(shù)為（）： A、101001B B、52Q C、29D D、233HC10一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是（）： A、-127 B、-32 C、-125 D、-3C11若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（）碼： A、原 B、補(bǔ) C、反 D、移B12某數(shù)

3、在計(jì)算機(jī)中用8421BCD碼表示為0111 1000 1001，其真值是： A、789D B、789H C、1887D D、11110001001BA21某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為： A、+（1 -2-32 ） B、+（1 -2-31 ） C、2-32 D、2-31B22若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是： A、階符與數(shù)符相同為規(guī)格化數(shù) B、階符與數(shù)符相異為規(guī)格化數(shù) C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù) D、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)C23算術(shù) 邏輯運(yùn)算單元74181ALU可完成： A、1

4、6種算術(shù)運(yùn)算功能 B、16種邏輯運(yùn)算功能 C、16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D、4位乘法運(yùn)算和除法運(yùn)算功能C24在集中式總線仲裁中，（ ）方式對(duì)電路故障最敏感。 A、菊花鏈方式 B、獨(dú)立請(qǐng)求方式 C、分布式 D、計(jì)數(shù)器定時(shí)查詢方式A25計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)： A、減少了信息傳輸量 B、提高了信息傳輸?shù)乃俣?C、減少了信息傳輸線的條數(shù) D、加重了CPU的工作量C26系統(tǒng)總線中地址線的功能是： A、選擇主存單元地址 B、 選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C、選擇外存地址 D、指定主存和IO設(shè)備接口電路的地址D27采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇校驗(yàn)位

5、，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為： A、960 B、873. C、1372 D、480A28同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋?A、同步通信不需要應(yīng)答信號(hào)且總線長(zhǎng)度比較短 B、同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步 C、同步通信中，各部件存取時(shí)間比較接近 D、以上各項(xiàng)因素的綜合結(jié)果D29在集中式總線仲裁中，（ ）方式響應(yīng)時(shí)間最快。 A、鏈?zhǔn)讲樵?B、獨(dú)立請(qǐng)求 C、計(jì)數(shù)器定時(shí)查詢 D、分布B30計(jì)算機(jī)系統(tǒng)的輸入輸出接口是 之間的交接界面。 A、CPU與存儲(chǔ)器 B、存儲(chǔ)器與外圍設(shè)備 C、主機(jī)與外圍設(shè)備 D、CPU與系統(tǒng)總線C31在計(jì)數(shù)器定時(shí)查詢方式

6、下，若每次計(jì)數(shù)從0開始，則 A、設(shè)備號(hào)小的優(yōu)先級(jí)高 B、設(shè)備號(hào)大的優(yōu)先級(jí)高 C、每個(gè)設(shè)備使用總線的機(jī)會(huì)相同 D、以上都不對(duì)A32在集中式總線仲裁中，方式相應(yīng)最快。 A、鏈?zhǔn)讲樵?B、獨(dú)立請(qǐng)求 C、計(jì)數(shù)器定時(shí)查詢 D、不能確定B33系統(tǒng)總線是指 A、運(yùn)算器、控制器、寄存器之間的連接部件 B、運(yùn)算器、寄存器、主存之間的連接部件 C、運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件 D、CPU、主存、外圍設(shè)備之間的連接部件D34計(jì)算機(jī)的外圍設(shè)備是指： A、輸入輸出設(shè)備 B、外存設(shè)備 C、通信設(shè)備 D、除主機(jī)外的其他設(shè)備D35下列外存中，屬于順序存取存儲(chǔ)器的是： A、U盤 B、硬盤 C、磁帶 D、光盤C36顯示

7、器的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為： A、256位 B、8位 C、7位 D、16位B38下面說法正確的是 A、半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶 B、半導(dǎo)體RAM屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM存儲(chǔ)信息是非揮發(fā)性的 C、靜態(tài)RAM、動(dòng)態(tài)RAM都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失 D、ROM不用刷新，且集成度比動(dòng)態(tài)RAM高，斷電后存儲(chǔ)的信息將消失C39存儲(chǔ)單元是指： A、存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元 B、存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合 C、存放一個(gè)字節(jié)的所有存儲(chǔ)元集合 D、存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合B40采用虛擬存儲(chǔ)器的主要目的是 A、提高主存儲(chǔ)器的存取速度

8、B、擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理 C、提高外存儲(chǔ)器的存取速度 D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間B41某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為： A、64，16 B、16，64 C、64，8 D、16，16 B42計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指： A、RAM存貯器 B、ROM存貯器 C、主存貯器 D、內(nèi)存貯器和外存貯器D43交叉存儲(chǔ)器實(shí)質(zhì)上是一種（ ）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫操作 A、多模塊，并行 B、多模塊，串行 C、整體式，并行 D、整體式，串行A44相聯(lián)存儲(chǔ)器是按 進(jìn)行尋址的存儲(chǔ)器 A、地址指定方式 B、堆棧存取方式 C、內(nèi)容指定方式 D、地址指定與堆

9、棧存取方式結(jié)合C45在主存和CPU之間增加cache的目的是 A、增加內(nèi)存容量 B、提高內(nèi)存的可靠性 C、解決CPU與內(nèi)存之間的速度匹配問題 D、增加內(nèi)存容量，同時(shí)加快存取速度C46存儲(chǔ)周期是指 A、存儲(chǔ)器的讀出時(shí)間 B、存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔 C、存儲(chǔ)器的寫入時(shí)間 D、存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔B47用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱為（ ）尋址。 A、直接 B、間接 C、寄存器 D、寄存器間接D48堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元，如果進(jìn)棧的操作是：A-MSP, SP-1-SP, 那么出棧的操作應(yīng)為： A

10、、MSPA, SP+1SP B、SP+1SP, MSPA C、SP-1SP, MSPA D、MSPA, SP-1SPB49變址尋址方式中，操作數(shù)的有效地址等于： A、基值寄存器內(nèi)容加上形式地址（位移量） B、堆棧指示器內(nèi)容加上形式地址（位移量） C、變址寄存器內(nèi)容加上形式地址（位移量） D、程序記數(shù)器內(nèi)容加上形式地址（位移量）C50從以下有關(guān)RISC的描述中，選擇最合適的答案。 A、采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。 B、為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC，是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。 C、RISC的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。 D

11、、RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。C51指令系統(tǒng)中采用不尋址方式的目的主要是 A、實(shí)現(xiàn)存儲(chǔ)程序和程序控制 B、縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性 C、可以直接訪問外存 D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度B52單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需采 A、堆棧尋址方式 B、立即尋址方式 C、隱含尋址方式 D、間接尋址方式C53寄存器間接尋址方式中，操作數(shù)處在 A、通用寄存器 B、堆棧 C、主存儲(chǔ)器 D、程序計(jì)數(shù)器C55一般機(jī)器周期的時(shí)間是根據(jù)（ ）來規(guī)定的。 A、主存中讀取一個(gè)指令字的時(shí)間 B、主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間 C、主存中

12、寫入一個(gè)數(shù)據(jù)字的時(shí)間 D、主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間A56存放微程序的控制存儲(chǔ)器稱為： A、高速緩沖存儲(chǔ)器 B、控制存儲(chǔ)器 C、虛擬存儲(chǔ)器 D、主存儲(chǔ)器B57以下敘述中正確描述的句子是： A、同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作 B、同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相交性微操作 C、同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作 D、同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作A58計(jì)算機(jī)操作的最小時(shí)間單位是： A、時(shí)鐘周期 B、指令周期 C、CPU周期 D、微指令周期A59下列部件中不屬于控制器的是： A、IR B、操作控制器 C、PC D、PS

13、WD60同步控制是: A、只適用于CPU控制的方式 B、只適用于外圍設(shè)備控制的方式 C、由統(tǒng)一時(shí)序信號(hào)控制的方式 D、所有指令執(zhí)行時(shí)間都相同的方式C61在CPU中跟蹤指令后繼地址的寄存器是： A、MAR B、PC C、IR D、PSWB62控制器、運(yùn)算器和存儲(chǔ)器合起來一般稱為（）： A、IO部件 B、內(nèi)存儲(chǔ)器 C、外存儲(chǔ)器 D、主機(jī)D63馮諾依曼機(jī)工作方式的基本特點(diǎn)是（）： A、按地址訪問并順序執(zhí)行指令 B、精確結(jié)果處理 C、存儲(chǔ)器按內(nèi)部地址訪問 D、自動(dòng)工作A64輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱為（ ）： A、IO系統(tǒng) B、外圍設(shè)備 C、外存儲(chǔ)器 D、執(zhí)行部件B65計(jì)算機(jī)硬件能直接識(shí)別和

14、執(zhí)行的語言是（ ）： A、高級(jí)語言 B、匯編語言 C、機(jī)器語言 D、符號(hào)語言C66一個(gè)C語言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x、y和z的值分別是2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述 A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076HD67某計(jì)算機(jī)處理器主頻為5

15、0MHz，采用定時(shí)查詢方式控制設(shè)備A的IO，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的IO的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是 2011年原題、第八章：輸入輸出系統(tǒng) A、0.02% B、0.05% C、0.20% D、0.50%C68在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖?2011年原題、第六章：總線系統(tǒng) A、指令 B、操作數(shù) C、握手（應(yīng)答）信號(hào) D、中斷類型號(hào)C69假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于開中斷狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是 2011年原題、第八章：輸入輸出系統(tǒng) A、每

16、個(gè)指令周期中CPU都至少訪問內(nèi)存一次 B、每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期 C、空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變 D、當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷C70下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是 2011年原題、第四章：指令系統(tǒng) . 指令格式規(guī)整且長(zhǎng)度一致 、指令和數(shù)據(jù)按邊界對(duì)齊存放 、只有LoadStore指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問 A、僅、 B、僅、 C、僅、 D、D71某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是 2011年原題

17、、第五章：中央處理器 A、CF+OF=1 B、SF+ZF=1 C、CF+ZF=1 D、CF+SF=1C72偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不、屬于偏移尋址方式的是 2011年原題、第四章：指令系統(tǒng) A、間接尋址 B、基址尋址 C、相對(duì)尋址 D、變址尋址A73某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是 2011年原題、第三章：存儲(chǔ)系統(tǒng) A、22位 B、23位 C、25位 D、26位D74下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是 2011年原題、第三章：存儲(chǔ)

18、系統(tǒng) A、EPROM B、CDROM C、DRAM D、SRAMB75下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是 2011年原題、第二章：運(yùn)算方法和運(yùn)算器 A、MIPS B、CPI C、IPC D、MFLOPSD76假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為16001200，顏色深度為24位，幀頻為85HZ，顯示總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為（ ）2010年原題、第七章：外圍設(shè)備 A、245 Mbps B、979 Mbps C、1958 Mbps D、7834 MbpsD77單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（ ）2010年原題、第八章：輸入輸出系

19、統(tǒng) I 保護(hù)現(xiàn)場(chǎng) 開中斷 關(guān)中斷 保存斷點(diǎn)V 中斷事件處理 恢復(fù)現(xiàn)場(chǎng) 采訪中斷返回 A、IV B、IV C、V D、IVA78下列不會(huì)引起指令流水阻塞的是（ ）2010年原題、第五章：中央處理器 A、數(shù)據(jù)旁路 B、數(shù)據(jù)相關(guān) C、條件轉(zhuǎn)移 D、資源沖突A79下列寄存器中，匯編語言程序員可見的是（ ）2010年原題、第五章：中央處理器 A、存儲(chǔ)器地址寄存器（MAR） B、程序計(jì)數(shù)器（PC） C、存儲(chǔ)器數(shù)據(jù)寄存器（MDR） D、指令寄存器（IR）B80下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（ ）2012年原題、第三章：存儲(chǔ)系統(tǒng) A、TLB未命中，Cache未命中，Page未命中 B、TL

20、B未命中，Cache命中，Page命中 C、TLB命中，Cache未命中，Page命中 D、TLB命中，Cache命中，Page未命中D81下列有關(guān)RAM和ROM的敘述中，正確的是（ ）2010年原題、第三章：存儲(chǔ)系統(tǒng) I RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器II RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問III RAM和ROM都可用作Cache IV RAM和ROM都需要進(jìn)行刷新 A、僅I和II B、僅II和III C、僅I，II，III D、僅II，III，IVA82假定用若干個(gè)2k4位芯片組成一個(gè)8k8位存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是（ ）2010年原題、第三章：

21、存儲(chǔ)系統(tǒng)） A、0000H B、0600H C、0700H D、0800HD83假定變量i，f，d數(shù)據(jù)類型分別為int，float和double（int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真是（ ）2010年原題、第二章：運(yùn)算方法和運(yùn)算器 （I）i=int floatI （II）f=float int f （）f=float double f （IV）d+f-d=f A、僅I和II B、僅I和III C、僅II和III D、僅III和IVB

22、84下列選項(xiàng)中，能引起外部中斷的事件是2009年原題、第八章：輸入輸出系統(tǒng) A、鍵盤輸入 B、除數(shù)為0 C、浮點(diǎn)運(yùn)算下溢 D、訪存缺頁(yè)A85假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是2009年原題、第三章：存儲(chǔ)系統(tǒng) A、5% B、9.5% C、50% D、95%D86假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是2009年原題、第六章：總線系統(tǒng) A、10MBs B、20MBs C、40MBs D、80MBsB87相對(duì)于微程序控

23、制器，硬布線控制器的特點(diǎn)是2009年原題、第五章：中央處理器 A、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難 C、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難D88某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是2009年原題、第五章：中央處理器 A、90ns B、80ns C、70ns D、60nsA89下列關(guān)于RISC的敘述中，錯(cuò)誤的是2009年原題、第五章：中央處理器 A、RISC普遍采用

24、微程序控制器 B、RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成 C、RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多 D、RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少A90某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是2009年原題、第四章：指令系統(tǒng) A、2006H B、2007H C、2008H D、2009HC91某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，

25、按字節(jié)編址?，F(xiàn)要用2K8位的ROM芯片和4K4位的RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是2009年原題、第三章：存儲(chǔ)系統(tǒng) A、1，15 B、2，l5 C、1，30 D、2，30D92浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X=272932，Y=2558，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是2009原題、第二章：運(yùn)算方法和運(yùn)算器 A、00111 1100010 B、00111 0100010 C、01000 0010001 D、發(fā)生溢出D93一

26、個(gè)C語言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x、y和z的值分別是2009原題、第二章：運(yùn)算方法和運(yùn)算器 A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076HD94馮偌依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是2009原題、第一章：計(jì)算

27、機(jī)系統(tǒng)概述 A、指令操作碼的譯碼結(jié)果 B、指令和數(shù)據(jù)的尋址方式 C、指令周期的不同階段 D、指令和數(shù)據(jù)所在的存儲(chǔ)單元C95浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X=272932，Y=2558，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述 A、00111 1100010 B、00111 0100010 C、01000 0010001 D、發(fā)生溢出D96某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字

28、節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是2009原題、第三章：存儲(chǔ)系統(tǒng) A、0 B、2 C、4 D、6C97下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（ ）2010年原題、第五章：中央處理器 I提高CPU時(shí)鐘頻率，II優(yōu)化數(shù)據(jù)通過結(jié)構(gòu)，III對(duì)程序進(jìn)行編譯優(yōu)化 A、僅I和II B、僅I和III C、僅II和III D、I，II，IIID98假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（ ）2010年原題、第二章：運(yùn)算方法和運(yùn)算器 A、r1×r2 B、r2×

29、r3 C、r1×r4 D、r2×r4B99下列選項(xiàng)中的英文縮寫均為總路線標(biāo)準(zhǔn)的是（ ）2010年原題、第六章：總線系統(tǒng) A、PCI，CRT，USB，EISA B、ISA，CPI，VESA，EISA C、ISA，SCSI，RAM，MIPS D、ISA，EISA，PCI，PCI-ExpressD100float型數(shù)據(jù)通常用IEEE 754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是 2011年原題、第二章：運(yùn)算方法和運(yùn)算器 A、C104 0000H B、C242 0000H C、C184 0000H D

30、、C1C2 0000HA101下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是 2011年原題、第五章：中央處理器 . 指令格式規(guī)整且長(zhǎng)度一致 、指令和數(shù)據(jù)按邊界對(duì)齊存放 、只有LoadStore指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問 A、僅、 B、僅、 C、僅、 D、D102某計(jì)算機(jī)有五級(jí)中斷L4L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0i4）表示對(duì)Li級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4L0L2L1L3 ，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是2011年原題、第八章：輸入輸出系統(tǒng) A、11110 B、01101 C、00011 D、01010D2按機(jī)器補(bǔ)碼浮點(diǎn)運(yùn)算步驟，

31、計(jì)算xy補(bǔ). x=2-011 0.101 100，y=2-010（-0.011 100）先將x、y轉(zhuǎn)換成機(jī)器數(shù)形式： x=2-011 0.101 100，y=2-010（-0.011 100） x補(bǔ)=1，101；0.101 100, y補(bǔ)=1，110；1.100 100 Ex補(bǔ)=1,101, Ey補(bǔ)=1,110, Mx補(bǔ)=0.101 100, My補(bǔ)=1.100 100 1）對(duì)階： DE補(bǔ)=Ex補(bǔ)+-Ey補(bǔ) = 11,101+ 00,010=11,111 0， 應(yīng)Ex向Ey對(duì)齊，則：Ex補(bǔ)+1=11，101+00，001=11，110 = Ey補(bǔ) x補(bǔ)=1，110；0.010 110 2）尾數(shù)

32、運(yùn)算： Mx補(bǔ)+My補(bǔ)= 0.010 110 + 11.100 100=11.111010 Mx補(bǔ)+-My補(bǔ)=0.010 110 + 00.011100= 00.110 010 3）結(jié)果規(guī)格化： x+y補(bǔ)=11，110；11.111 010 = 11，011；11.010 000 （尾數(shù)左規(guī)3次，階碼減3） x-y補(bǔ)=11，110；00.110 010, 已是規(guī)格化數(shù)。 4）舍入：無 5）溢出：無 則：x+y=2-101（-0.110 000） x-y =2-0100.110 0103已知cache命中率為0.98，主存存取周期為200ns，cache比主存快4倍，求cache主存的效率和平均

33、訪問時(shí)間。效率為94.3%；平均訪問時(shí)間為53ns。6設(shè)階為5位包括2位階符, 尾數(shù)為8位包括2位數(shù)符, 階碼、尾數(shù)均用補(bǔ)碼表示, 完成下列取值的X+Y，X-Y運(yùn)算：（1）X=2-011×0.100101 Y=2-010×-0.011110解：（1）將y規(guī)格化得：y=×-0.111100x浮=1101，00.100101y浮=1101，11.000100-y浮=1101，00.111100對(duì)階E補(bǔ)=Ex補(bǔ)+-Ey補(bǔ)=1101+0011=0000Ex=Ey尾數(shù)相加相加相減00.10010100.100101+11.000100+00.111100-11.101001

34、01.100001x+y浮=1101,11.101001左規(guī)x+y浮=1100,11.010010x+y=×-0.101110x-y浮=1101,01.100001右規(guī)x-y浮=1110,00.1100001舍入處理得x-y浮=1110,00.110001x-y=×0.1100017已知X和Y, 用變形補(bǔ)碼計(jì)算X-Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。1 X=0.11011 Y= -0.111112 X=0.10111 Y=0.110113 X=0.11011 Y=-0.10011解：（1）先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)=00.11011y補(bǔ)=11.00001-y補(bǔ)=

35、00.11111x-y補(bǔ)=x補(bǔ)+-y補(bǔ)=00.11011+00.11111=01.11010運(yùn)算結(jié)果雙符號(hào)不相等為正溢出X-Y=+1.1101B（2）先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)=00.10111y補(bǔ)=00.11011-y補(bǔ)=11.00101x-y補(bǔ)=00.10111+11.00101=11.11100x-y=-0.001B無溢出（3）先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)=00.11011y補(bǔ)=11.01101-y補(bǔ)=00.10011x-y補(bǔ)=x補(bǔ)+-y補(bǔ)=00.11011+00.10011=01.01110運(yùn)算結(jié)果雙符號(hào)不相等為正溢出X-Y=+1.0111B8已知X和Y,

36、 用變形補(bǔ)碼計(jì)算X+Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。（1）X=0.11011 Y=0.00011（2）X= 0.11011 Y= -0.10101（3）X=-0.10110 Y=-0.00001解：（1）先寫出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=00.11011y補(bǔ)=00.00011x+y補(bǔ)=x補(bǔ)+y補(bǔ)=00.11011+00.00011=0.11110x+y=0.1111B無溢出。（2）先寫出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=00.11011y補(bǔ)=11.01011x+y補(bǔ)=x補(bǔ)+y補(bǔ)=00.11011+11.01011=00.00110x+y=0.0011B無溢出。（3）先寫出x和y的變形

37、補(bǔ)碼再計(jì)算它們的和x補(bǔ)=11.01010y補(bǔ)=11.11111x+y補(bǔ)=x補(bǔ)+y補(bǔ)=11.01010+11.11111=11.01001x+y=-0.10111B無溢出9寫出十進(jìn)制數(shù) -5的IEEE754編碼。解：-5D=-101B在IEEE754規(guī)范中規(guī)格化表示應(yīng)該為1.01×22，e=127+2=129則IEEE754規(guī)范編碼為：1100000010100000000000000000000010X的補(bǔ)碼為：10101101，用負(fù)權(quán)的概念計(jì)算X的真值。解：X=1×+1×+1×+1×+1×+=-8311某總線在一個(gè)總線周期中并行傳送

38、8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ ，求總線帶寬是多少？解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：DrTD=D×18B×70×106s=560MB12某顯示器的分辨率為800×600，灰度級(jí)為256色，試計(jì)算為達(dá)到這一顯示效果需要多少字節(jié)？所需字節(jié)數(shù)為：256色即28，每像素占8位=1字節(jié)，則800×600×B=480000B13設(shè)顯示器分辨率為1024×768，顏色深度3B，幀頻為72Hz，計(jì)算刷新屏幕時(shí)存儲(chǔ)器帶寬是多少

39、？所需帶寬=1024×768×3B×72s=768K×216B=162MBs14設(shè)某硬盤有20個(gè)磁頭，1024個(gè)柱面，每柱面46個(gè)扇區(qū)，每扇區(qū)可記錄512字節(jié)。試計(jì)算該硬盤的容量。磁盤容量=20×46×1024×512B=460MB15已知cache主存的效率是85%，平均訪問時(shí)間為60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。主存的存取周期是204ns；cache命中率是94%。16設(shè)某RAM芯片，其存儲(chǔ)容量為16K×8位，問：1 該芯片引出線的最小數(shù)目應(yīng)該是多少？2 存儲(chǔ)器芯片的地址范

40、圍是多少？由題：116K=214，所以地址線為14根，字長(zhǎng)8位，所以數(shù)據(jù)線為8根，加上芯片片選信號(hào)CS，讀信號(hào)RD，寫信號(hào)WR，電源線、地線，其引出線最小數(shù)目為27根。2存儲(chǔ)器芯片的地址范圍為：0000H3FFFH。17有一個(gè)16K×16的存儲(chǔ)器，用1K×4的DRAM芯片（內(nèi)部結(jié)構(gòu)為64×16）構(gòu)成，設(shè)讀寫周期為0.1ms，問：1 采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號(hào)周期是多少？2 如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀寫周期？死時(shí)間率多少？由題：1刷新信號(hào)間隔為2ms64=31.25ms，此即刷新信號(hào)周期2設(shè)T為讀寫周期，且列向16組

41、同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T，已知T=0.1ms，則死時(shí)間率=64T2000×100%=0.32%18設(shè)存儲(chǔ)器容量為32M字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。若存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。問：順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少？順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4字的信息總量都是：q=64位×4=256位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：T1=mT=4×200ns=800nsT2=T+m-1t=200ns+3×50=350ns順序存儲(chǔ)器和交

42、叉存儲(chǔ)器的平均存取時(shí)間分別是：T1a=T=200nsT2a=350ns4=87.5ns順序存儲(chǔ)器帶寬w1=qt1=256b800ns=32×107bs交叉存儲(chǔ)器帶寬w2=qt2=256b350ns=73×107bs21CPU執(zhí)行一段程序時(shí)，CACHE完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知CACHE存取周期為40ns，主存存取周期為160ns。分別求CACHE的命中率H、平均訪問時(shí)間Ta和CACHE-主存系統(tǒng)的訪問效率e。由題：H=NcNc+Nm=500052000.96Ta=Tc+1-H×Tm=40ns+1-0.96×160ns=

43、46.4nsE=TcTa=40ns46.4ns×100%=86.2%22設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對(duì)尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=00010101B，該指令占用2個(gè)字節(jié)，試計(jì)算：1）取該指令時(shí)PC的內(nèi)容；2）該指令執(zhí)行結(jié)束時(shí)PC的內(nèi)容。1）PC=20H；2）PC=PC+D+2=20H+2+00010101B=37H23在流水線浮點(diǎn)加法器中，假設(shè)有取指、譯碼、執(zhí)行和回寫四個(gè)過程段，每個(gè)過程段所需要的時(shí)間分別為：T1=60ns，T2=50ns，T3=90ns，T4=80ns，試計(jì)算該加法器的加速比是多少。該流水線時(shí)鐘周期至少為T=90ns

44、，若采用非流水方式進(jìn)行，則其所需要的時(shí)間為T1+T2+T3+T4=60+50+90+80=280ns，因此加速比=280903.1。1設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算：A=964， B=-1332，求A+B。A=964= 0.001 0010B, B= -1332= -0.011 0100B A補(bǔ)=0.001 0010, B補(bǔ)=1.100 1100 A+B補(bǔ)= 0.0010010 + 1.1001100 = 1.1011110 無溢出 A+B= -0.010 0010B = -17642什么是中斷嵌套？每一個(gè)中斷源有一個(gè)優(yōu)先權(quán)，一般來說，優(yōu)先權(quán)高的中斷級(jí)可以打斷優(yōu)先權(quán)低的

45、中斷服務(wù)程序，以程序嵌套方式進(jìn)行工作。3什么是中斷？計(jì)算機(jī)在執(zhí)行正常程序的過程中，出現(xiàn)某些異常事件或某種請(qǐng)求時(shí)，處理機(jī)暫停執(zhí)行當(dāng)前程序，轉(zhuǎn)而執(zhí)行更緊急的程序，并在執(zhí)行結(jié)束后，自動(dòng)恢復(fù)執(zhí)行原先程序的過程。4說明外圍設(shè)備的IO控制方式分類及特點(diǎn)。1.主要有：1程序查詢方式：CPU和操作和外圍設(shè)備的操作能夠同步，且硬件結(jié)構(gòu)比較簡(jiǎn)單。2程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即響應(yīng)，節(jié)省CPU的時(shí)間開銷，但其硬件結(jié)構(gòu)要稍微復(fù)雜一些3直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳送速度很高，傳送速率僅僅受到內(nèi)存訪問時(shí)間的限制。需要更多硬件，適用于內(nèi)存和高速外設(shè)之間大批數(shù)據(jù)交換的場(chǎng)合。4通道方式：可

46、實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，顯著提高CPU的工作效率外圍處理機(jī)方式：時(shí)通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)構(gòu)更接近于一般處理機(jī)5一次中斷過程大致可以分為哪些過程？主要有：1中斷申請(qǐng)2排隊(duì)判優(yōu)3中斷響應(yīng)4中斷處理。包括現(xiàn)場(chǎng)保護(hù)，中斷服務(wù)程序執(zhí)行等5中斷返回6某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ，低位來的信號(hào)為C0 ，請(qǐng)分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式解：（1）串行進(jìn)位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1B1C2=G2+P2C1G2=A2B2，P2=A2B2C3=G3+P3C2G

47、3=A3B3，P3=A3B3C4=G4+P4C3G4=A4B4，P4=A4B42并行進(jìn)位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1-G4，P1-P4表達(dá)式與串行進(jìn)位方式相同。7什么是奇偶校驗(yàn)碼？奇偶校驗(yàn)碼用于檢驗(yàn)信息在傳輸、存儲(chǔ)和處理過程中出現(xiàn)的錯(cuò)誤。奇偶校驗(yàn)碼只是一種最簡(jiǎn)單的檢錯(cuò)碼，只能檢錯(cuò)不能糾錯(cuò)，且僅能檢出奇數(shù)個(gè)錯(cuò)誤。8簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制代碼的優(yōu)點(diǎn)。（1）技術(shù)上容易實(shí)現(xiàn)；（2）運(yùn)算規(guī)則簡(jiǎn)單；（3）可借助于邏輯代數(shù)來分析、研究；（4）與

48、其它進(jìn)制的轉(zhuǎn)換容易。9簡(jiǎn)述常見的總線仲裁方式。解： 仲裁方式： （1）集中式仲裁方式： 鏈?zhǔn)讲樵兎绞剑?計(jì)數(shù)器定時(shí)查詢方式； 獨(dú)立請(qǐng)求方式； （2）分布式仲裁方式。10簡(jiǎn)述波特率和比特率的區(qū)別。波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。 標(biāo)準(zhǔn)波特率有：1200、2400、4800、9600、19200等， 1200波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值。 二進(jìn)制系統(tǒng)中，信息的最小單位是比特，僅當(dāng)每個(gè)信號(hào)元素代表一比特信息時(shí)，波特率才等于比特率。11簡(jiǎn)述接口的典型功能。解： 接口通常具有：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷等功能。12簡(jiǎn)述總線特性包括哪4個(gè)方面。物理特

49、性：描述總線的物理連接方式（電纜式、主板式、背板式）；功能特性：描述總線中每一根線的功能；電氣特性：定義每一根線上信號(hào)的傳遞方向、傳遞方式（單端方式或差分方式等），以及有效電平范圍；時(shí)間特性：定義了總線上各信號(hào)的時(shí)序關(guān)系。13說明外圍設(shè)備有哪幾種類型。輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè)備、過程控制設(shè)備14說明磁盤找道時(shí)間和等待時(shí)間的含義。磁盤找道時(shí)間是指磁頭移動(dòng)到信息所在磁道所需要的時(shí)間，一般是一個(gè)平均時(shí)間值。等待時(shí)間是指磁頭等待當(dāng)前磁道上對(duì)應(yīng)扇區(qū)的信息到達(dá)磁頭下的時(shí)間，也一般是個(gè)平均時(shí)間值。15說出至少三種加速CPU和存儲(chǔ)器之間有效傳輸?shù)拇胧Ｖ饕校杭娱L(zhǎng)存儲(chǔ)器的字長(zhǎng)；采用雙端口存儲(chǔ)器

50、；加入CACHE；采用多體交叉存儲(chǔ)器。16存儲(chǔ)保護(hù)主要包括哪幾個(gè)方面？存儲(chǔ)保護(hù)一般涉及存儲(chǔ)區(qū)域保護(hù)和訪問方式保護(hù)兩大方面。前者主要有頁(yè)表保護(hù)、鍵保護(hù)、環(huán)保護(hù)等方式，后者則主要考慮對(duì)主存信息使用的讀、寫、執(zhí)行三種方式的保護(hù)。17計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次？ 計(jì)算機(jī)存儲(chǔ)系統(tǒng)一般指：CPU內(nèi)的寄存器、CACHE、主存、外存、后備存儲(chǔ)器等五個(gè)層次。18指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。 31 25 24 23 20 19 0 OP I 目標(biāo)寄存器 20位地址 1單字長(zhǎng)二地址指令 2OP有7位,最多可以指定128條指令 3RS型指令,目標(biāo)寄存器4位可指定16寄存器,源操作數(shù)由20位地

51、址指定,根據(jù)I的取值可以是直接尋址或是間接尋址19說明RISC指令系統(tǒng)的主要特點(diǎn)。指令條數(shù)少，指令長(zhǎng)度固定，指令格式、尋址方式種類少，只有取數(shù)存數(shù)指令訪問存儲(chǔ)器。20一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令？數(shù)據(jù)傳送指令，算術(shù)運(yùn)算指令，邏輯運(yùn)算指令，程序控制指令，輸入輸出指令，堆棧指令，字符串指令，特權(quán)指令。21簡(jiǎn)述CPU基本功能解： 1指令控制：程序的順序控制，稱為指令控制。 2操作控制：管理并產(chǎn)生每條指令的操作控制信號(hào)，并把操作控制信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。 3時(shí)間控制：對(duì)各種操作實(shí)施時(shí)間上的定時(shí)，稱為時(shí)間控制。 4數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。22簡(jiǎn)述什么是微指令？解： 每個(gè)微周期的操作所需的控制命令構(gòu)成一條微指令。微指令包含了若干微命令信息。23簡(jiǎn)述什么是微命令？解： 微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。24簡(jiǎn)述什么是指令周期？解： 指令周期是指取出并執(zhí)行一條指令的時(shí)間。它