第七章 半導(dǎo)體存儲(chǔ)器

1、第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器1第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器2一、概述第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器3ROMRAM第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器4二、掩模只讀存儲(chǔ)器地地址址譯譯碼碼器器存儲(chǔ)矩陣存儲(chǔ)矩陣輸輸出出緩緩沖沖器器數(shù)數(shù)據(jù)據(jù)輸輸出出地地址址輸輸入入三態(tài)三態(tài)控制控制第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器5第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器6EN 1A0ACCV2D0D1D3D0A 1A 0W1W2W3W3d2d1d0d二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖字線字線位線位線地址代碼地址代碼存儲(chǔ)矩陣存儲(chǔ)矩陣地址譯碼器地址譯碼器輸出輸出緩沖緩沖器器二極管二極管ROM第一節(jié)第一節(jié)

2、只讀存儲(chǔ)器只讀存儲(chǔ)器70101001101011011010111000A1A3D2D1D0D地地 址址數(shù)數(shù) 據(jù)據(jù) ROM中的數(shù)據(jù)表中的數(shù)據(jù)表010WA A 110WA A 210WA A 013AAW 0101DWWA 0311AWWD202310DWWWAA 0313AWWDEN 1A0ACCV2D0D1D3D0A 1A 0W1W2W3W3d2d1d0d二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器8三、可編程只讀存儲(chǔ)器第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器9 EPROM（UVEPROM）紫外線可擦除的可編程紫外線可擦除的可編程ROM（Ultra-Voilet E

3、rasable Programmable Read-Only Memory）早期存儲(chǔ)單元中使用浮柵雪崩注入早期存儲(chǔ)單元中使用浮柵雪崩注入MOS管，管，目前多改用疊柵注入目前多改用疊柵注入MOS管，管，擦除操作復(fù)雜，擦除速度很慢。擦除操作復(fù)雜，擦除速度很慢。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器102. E2PROM第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器11電信號(hào)可擦除的可編程電信號(hào)可擦除的可編程ROM即吸收了即吸收了EPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，又保留了又保留了E2PROM用隧道效應(yīng)擦除的快捷特性，用隧道效應(yīng)擦除的快捷特性，因此具有以下優(yōu)點(diǎn)：因此具有以下優(yōu)點(diǎn)：第一節(jié)第一

4、節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器12第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器13一、靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）1. SRAM行行地地址址譯譯碼碼器器存儲(chǔ)矩陣存儲(chǔ)矩陣讀讀寫寫控控制制電電路路A0列地址譯碼器列地址譯碼器AiAi+1An-1CS OI /R W 第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器14從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；從字線選中的一行存儲(chǔ)單元中再選從字線選中的一行存儲(chǔ)單元中再選1位（或幾位），位（或幾位），使這些被選中的單元經(jīng)讀使這些被選中的單元經(jīng)讀/寫控制電路，寫控制電路，與輸入與輸入/輸出端接通，輸出端接通，以便對(duì)這些單元進(jìn)行讀以便對(duì)這些單元進(jìn)行讀/寫操作。寫操作。第

5、一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器15用于對(duì)電路的工作狀態(tài)進(jìn)行控制。用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀當(dāng)讀/寫控制信號(hào)為寫控制信號(hào)為1時(shí)，執(zhí)行讀操作，時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入將存儲(chǔ)單元里的數(shù)據(jù)送到輸入/輸出端上。輸出端上。當(dāng)讀當(dāng)讀/寫控制信號(hào)為寫控制信號(hào)為0時(shí)，執(zhí)行寫操作，時(shí)，執(zhí)行寫操作，加到輸入加到輸入/輸出端上的數(shù)據(jù)被寫到存儲(chǔ)單元中。輸出端上的數(shù)據(jù)被寫到存儲(chǔ)單元中。 ：片選輸入信號(hào)為片選輸入信號(hào)為 時(shí)，時(shí)，RAM為正常工作狀態(tài)。為正常工作狀態(tài)。片選輸入信號(hào)為片選輸入信號(hào)為 時(shí)，不能對(duì)時(shí)，不能對(duì)RAM進(jìn)行讀進(jìn)行讀/寫操作。寫操作。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器162. S

6、RAMVDDYjXiB jB jT1T2T4T3T6T5T8T7A2 A3 六管六管NMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器17VDDYjXiB jB jT1T2T4T3T6T5T8T7A2A3 T5T6XiXiT5T6XiT5T6第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器18T7T8YjT7T8YjT7T8VDDYjXiB jB jT1T2T4T3T6T5T8T7A3 A2 第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器19T2T4VDDYjXiB jT1T2T4T3T6T5T8T7D D 六管六管CMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元jB第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器20二、動(dòng)態(tài)隨機(jī)存

7、儲(chǔ)器（DRAM）第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器21BXBCSCT字字 線線位位線線單管動(dòng)態(tài)單管動(dòng)態(tài)MOSMOS存儲(chǔ)單元存儲(chǔ)單元在進(jìn)行寫操作時(shí)，字線給出高電平，使在進(jìn)行寫操作時(shí)，字線給出高電平，使T導(dǎo)導(dǎo)通，位線上的數(shù)據(jù)便通過通，位線上的數(shù)據(jù)便通過T被存入被存入CS中。中。在進(jìn)行讀操作時(shí)，字線同樣給出高電平，在進(jìn)行讀操作時(shí)，字線同樣給出高電平，使使T導(dǎo)通，導(dǎo)通， CS經(jīng)經(jīng)T向位線上的電容向位線上的電容CB提供電提供電荷，使位線獲得讀出的信號(hào)電平。荷，使位線獲得讀出的信號(hào)電平。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器22DRAM中的單管中的單管動(dòng)態(tài)存儲(chǔ)單元也動(dòng)態(tài)存儲(chǔ)單元也是按行、列排成是按行、列排成矩

8、陣式結(jié)構(gòu)，矩陣式結(jié)構(gòu)，并且在每根位線并且在每根位線上接有靈敏度恢上接有靈敏度恢復(fù)復(fù)/讀出放大器。讀出放大器。DRAM中的靈敏度恢復(fù)中的靈敏度恢復(fù)/讀出放大器讀出放大器第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器23靈敏度恢復(fù)靈敏度恢復(fù)/讀出放大器的讀出過程讀出放大器的讀出過程（a）讀出）讀出0的情況的情況 （b）讀出）讀出1的情況的情況（a）（b）使用了靈敏度恢復(fù)使用了靈敏度恢復(fù)/讀出放大器之后，在每次讀出數(shù)據(jù)的同時(shí)也讀出放大器之后，在每次讀出數(shù)據(jù)的同時(shí)也完成了對(duì)存儲(chǔ)單元原來所存數(shù)據(jù)的刷新。完成了對(duì)存儲(chǔ)單元原來所存數(shù)據(jù)的刷新。因此，因此，DRAM中的刷新操作是通過按行依次執(zhí)行一次操作來實(shí)中的刷新操作是通

9、過按行依次執(zhí)行一次操作來實(shí)現(xiàn)的。刷新時(shí)輸出被置成高阻態(tài)。現(xiàn)的。刷新時(shí)輸出被置成高阻態(tài)。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器24為了提高集成度的同時(shí)減少器件引腳的數(shù)目，目前的為了提高集成度的同時(shí)減少器件引腳的數(shù)目，目前的大容量大容量DRAM多半都采用多半都采用1位輸入、位輸入、1位輸出和地址分位輸出和地址分時(shí)輸入的方式。時(shí)輸入的方式。DRAM的總體結(jié)構(gòu)框圖的總體結(jié)構(gòu)框圖第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器25第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器26一、位擴(kuò)展方式I/O0A1A9AR/WCS11024 RAM0/OII/O0A1A9AR/WCS11024 RAM1/OII/O0A1A9AR/WCS110

10、24 RAM7/OICS /R W 0A1A9ARAM的位擴(kuò)展接法的位擴(kuò)展接法如果每一片如果每一片ROM或或RAM中的字?jǐn)?shù)已夠用，中的字?jǐn)?shù)已夠用，而每個(gè)字的位數(shù)不夠用時(shí)，應(yīng)采用位擴(kuò)展的連接方式。而每個(gè)字的位數(shù)不夠用時(shí)，應(yīng)采用位擴(kuò)展的連接方式。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器278A9A0Y1Y2Y3Y2線線4線譯碼器線譯碼器二、字?jǐn)U展方式如果每一片如果每一片ROM或或RAM中的位數(shù)夠用，中的位數(shù)夠用，而字?jǐn)?shù)不夠用時(shí)，應(yīng)采用字?jǐn)U展的連接方式。而字?jǐn)?shù)不夠用時(shí)，應(yīng)采用字?jǐn)U展的連接方式。0A1A7A/R W 7I/O0A1A 7AR/WCS8256 RAM0I/O) 1 (7I/O0A1A 7AR/

11、WCS8256 RAM0I/O(2)7I/O0A1A7AR/WCS8256 RAM0I/O(3)7I/O0A1A7AR/WCS8256 RAM0I/O(4)0/OI7/OI第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器28字?jǐn)U展中各片字?jǐn)U展中各片RAM電路的地址分配電路的地址分配器件器件編號(hào)編號(hào)地址范圍地址范圍 （等效十進(jìn)制數(shù)）（等效十進(jìn)制數(shù)）RAM(1)0 00 1 1 100 00000000 00 11111111(0) (255)RAM(2)0 11 0 1 100 00000000 00 11111111(256) (511)RAM(3)1 01 1 0 100 00000000 00 1111

12、1111(512) (767)RAM(4)1 11 1 1 000 00000000 00 11111111(768) (1023)8A9A8A9A6A7A4A5A1Y0Y3Y2Y2A3A0A1A第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器29三、用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)0 00 10 1 0 11 0 1 11 01 10 1 1 01 1 0 01D0D3D2D0A1A1D0D3D2D0A1A一個(gè)一個(gè)ROM的數(shù)據(jù)表的數(shù)據(jù)表如果將輸入地址如果將輸入地址A1和和A0視為兩個(gè)輸入邏輯變量，同時(shí)將視為兩個(gè)輸入邏輯變量，同時(shí)將輸出數(shù)據(jù)輸出數(shù)據(jù) D0 、 D1 、 D2和和D3視為一組輸出邏輯變量，視為一組輸出

13、邏輯變量，則則D0 、 D1 、 D2和和D3 就是一組就是一組A1、A0 的組合邏輯函數(shù)，的組合邏輯函數(shù)，上表也就是這一組多輸出組合邏輯函數(shù)的真值表。上表也就是這一組多輸出組合邏輯函數(shù)的真值表。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器300 00 10 1 0 11 0 1 11 01 10 1 1 01 1 0 01D0D3D2D0A1A1D0D3D2D0A1A一個(gè)一個(gè)ROM的數(shù)據(jù)表的數(shù)據(jù)表任何形式的組合邏輯函數(shù)均能通過向任何形式的組合邏輯函數(shù)均能通過向ROM中寫入相中寫入相應(yīng)的數(shù)據(jù)來實(shí)現(xiàn)。應(yīng)的數(shù)據(jù)來實(shí)現(xiàn)。用具有用具有n位輸入地址、位輸入地址、m位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的ROM可以獲得可以獲得一組

14、（最多為一組（最多為m個(gè)）任何形式的個(gè)）任何形式的n變量組合邏輯函數(shù)，變量組合邏輯函數(shù)，只要根據(jù)函數(shù)的形式向只要根據(jù)函數(shù)的形式向ROM中寫入相應(yīng)的數(shù)據(jù)即可。中寫入相應(yīng)的數(shù)據(jù)即可。這個(gè)原理也適用于這個(gè)原理也適用于RAM 。第一節(jié)第一節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器31例例7.5.1 試用試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)。產(chǎn)生如下的一組多輸出邏輯函數(shù)。1234YA BCA B CYAB CDBCDA BCDYABCDA BC DYA B CDABCD 1234YA BCDA BCDA B CDA B CDYAB CDA BCDABCDA BCDYABCDA BC DYA B CDABCD 15241443141076276321mmYmmYmmmmYmmmm