第3章邏輯門電路

1、第3章 邏輯門電路 一、學(xué)習(xí)目的 邏輯門電路是構(gòu)成數(shù)字電路的基本單元。要從內(nèi)部結(jié)構(gòu)上認(rèn)識(shí)了解邏輯門電路的基本構(gòu)造和性能特點(diǎn)，了解邏輯門電路的邏輯關(guān)系用分立元件是如何實(shí)現(xiàn)的，了解集成門電路的分類和各類集成邏輯門電路的工作特點(diǎn)及主要參數(shù)。 二、內(nèi)容概要 本章首先介紹邏輯門電路的開關(guān)特性。在此基礎(chǔ)上，簡要介紹分立元件與門、或門、非門及與非門、或非門的工作原理和邏輯功能，然后著重討論TTL和CMOS集成邏輯門電路的工作原理、邏輯功能和外特性，及它們的改進(jìn)電路和其它功能的集成邏輯門電路。還介紹TTL和CMOS電路的使用方法及其功能的測試與應(yīng)用。而對于各種集成邏輯門的內(nèi)部電路只作簡單介紹。 三、學(xué)習(xí)指導(dǎo)

2、本章重點(diǎn)：三極管的開關(guān)特性，組合邏輯門電路的邏輯關(guān)系，TTL集成邏輯門電路的類型系列和各自的特點(diǎn)，CMOS集成邏輯門電路的特點(diǎn)，集成邏輯門電路的應(yīng)用，掌握OC門、三態(tài)門的工作特點(diǎn)。 本章難點(diǎn)：TTL電路和CMOS電路的接口。 方法提示: 理解三極管的開關(guān)特性，對分立元件的門電路不用做具體的分析計(jì)算，對各類系列的邏輯門電路主要掌握其特點(diǎn)。3、1 概述教學(xué)要求 了解正、負(fù)邏輯的電平對比。 了解數(shù)字信號的電平容限。 用以實(shí)現(xiàn)各種基本邏輯關(guān)系的電子電路稱為門電路。它是組成其它功能數(shù)字電路的基礎(chǔ)。常用的邏輯門電路有與門、或門、非門、與非門、或非門、三態(tài)門和異或門等。集成邏輯門主要有雙極型的TTL門電路和

3、單極型的CMOS門電路。其輸入和輸出信號只有高電平和低電平兩種狀態(tài)。用1表示高電平、用0表示低電平的情況稱為正邏輯；反之用0表示高電平、用1表示低電平的情況稱為負(fù)邏輯。在本書中，如未加說明，則一律采用正邏輯。 41頁圖3.1.1正邏輯和負(fù)邏輯第 在數(shù)字電路中，只要能明確區(qū)分高電平和低電平兩個(gè)狀態(tài)就可以了，所以，高電平和低電平都允許有一定的變化范圍，如下圖所示。3、2 分立元件門電路教學(xué)要求 理解三極管開關(guān)特性。 理解二極管門電路的結(jié)構(gòu)和特點(diǎn) 了解三極管非門電路的結(jié)構(gòu)特點(diǎn) 一、三極管開關(guān)特性 1、靜態(tài)開關(guān)特性 在數(shù)字電路中，三極管是作為一個(gè)開關(guān)來使用的，它不允許工作在放大狀態(tài)，而只能工作在飽和導(dǎo)

4、通狀態(tài)（又稱飽和狀態(tài)）或截止?fàn)顟B(tài)。 請看下面的分析。(1)、截止 當(dāng)輸入時(shí)，基射間的電壓小于其門限電壓Uth（0.5V）,三極管截止，電流0，電流0，輸出VCC，這時(shí)，三極管工作在上圖中的A點(diǎn)。為了使三極管能可靠截止，應(yīng)使發(fā)射結(jié)處于反偏，因此，三極管的可靠截止條件為:。三極管截止時(shí)，E、B、C三個(gè)極互為開路。 (2)、飽和 當(dāng)輸入時(shí)，使三極管工作在臨界飽和狀態(tài)，如上圖中的S點(diǎn)。在該點(diǎn)上： 因此，三極管飽和條件為： 當(dāng)三極管飽和時(shí)， 達(dá)到最大； 達(dá)到最小。C、B、E為連通。 2、動(dòng)態(tài)開關(guān)特性 三極管工作在開關(guān)狀態(tài)時(shí)，其內(nèi)部電荷的建立與消散都需要一定的時(shí)間。因此，集電極電流 iC的變化總是滯后于輸

5、入電壓ui的變化，這說明三極管由截止變?yōu)轱柡突蛴娠柡妥優(yōu)榻刂苟夹枰欢ǖ臅r(shí)間。 當(dāng)輸入ui由UR正跳到UF時(shí)，發(fā)射區(qū)開始向基區(qū)擴(kuò)散電子，并形成基極電流iB。同時(shí)基區(qū)積累的電子流向集電區(qū)形成集電極電流iC。隨著基區(qū)積累電子的增多，iC不斷增大，直到最大值IC（sat），三極管進(jìn)入飽和狀態(tài)。這時(shí)，如iB繼續(xù)增大時(shí)，基區(qū)內(nèi)存儲(chǔ)電荷更多，三極管飽和加深。通常把從ui正跳變開始到iC上升到0.9IC（sat）所需的時(shí)間稱為開通時(shí)間，用ton表示。 當(dāng)輸入ui由UR正跳到UF時(shí)，基區(qū)中存儲(chǔ)的大量電荷開始消散，在存儲(chǔ)電荷消散前，iCIC（sat）不變。隨著存儲(chǔ)電荷的消散，三極管的飽和深度變淺。存儲(chǔ)電荷消失后

6、，三極管進(jìn)入放大區(qū)并轉(zhuǎn)向截止。通常把從ui負(fù)跳變開始到iC下降到0.1IC（sat）所需的時(shí)間稱為關(guān)斷時(shí)間，用toff表示。 3、抗飽和三極管 三極管飽和越深，開關(guān)速度越低。因此，要提高電路的開關(guān)速度，就必須使三極管工作在淺飽和狀態(tài)，減少存儲(chǔ)電荷的消散時(shí)間，為此，需要采用抗飽和三極管。 在普通雙極型三極管的基極B和集電極C之間并接一個(gè)肖特基勢壘二極管（簡稱SBD）便構(gòu)成了抗飽和三極管，由于SBD的開啟電壓只有0.3V，其正向壓降約為0.4V，它遠(yuǎn)比普通硅二極管0.7V的正向壓降小得多。因此，當(dāng)三極管進(jìn)入飽和狀態(tài)時(shí)，其集電結(jié)為正偏。這時(shí)，SBD導(dǎo)通，使B、C極間的電壓被鉗在0.4V上，并分流部分

7、基極電流，從而使三極管工作在淺飽和狀態(tài)。 二、二極管門電路 1、二極管與門電路 工作波形當(dāng)輸入AB0V時(shí)，二極管VD1和VD2都導(dǎo)通，輸出Y0.7V，為低電平。 當(dāng)輸入A0V、B3V時(shí)，VD1優(yōu)先導(dǎo)通，輸出Y0.7V，為低電平，使VD2反偏截止。 當(dāng)輸入A3V、B0V時(shí)，VD2優(yōu)先導(dǎo)通，輸出Y0.7V，為低電平，使VD1反偏截止。當(dāng)輸入AB3V時(shí)，VD1和VD2仍導(dǎo)通 ，輸出Y3.7V，為高電平。 2、二極管或門電路、三極管非門電路二極管或門電路三極管非門電路 另外，利用二極管和三極管可以一起組成“與非”門電路和“或非”門電路。33 TTL集成邏輯門電路教學(xué)要求 了解TTL門電路的內(nèi)部結(jié)構(gòu)和工

8、作原理。 理解TTL門電路的主要參數(shù)。 掌握TTL各種門電路的基本使用方法。 了解肖特基系列的只要特點(diǎn)。 TTL集成邏輯門電路是晶體管晶體管邏輯門電路的簡稱。它主要由雙極型三極管組成。由于TTL集成電路的生產(chǎn)工藝成熟，因此，產(chǎn)品參數(shù)穩(wěn)定、工作可靠、開關(guān)速度高，獲得了廣泛的應(yīng)用。下面以CT74S肖特基系列與非門為例討論其邏輯功能及其電氣特性。 一、TTL與非門 1TTL與非門的電路結(jié)構(gòu) TTL與非門內(nèi)部主要由輸入級、中間倒相級和輸出級三部分組成。 輸入級由多發(fā)射極三極管V1和電阻R1組成。三個(gè)發(fā)射結(jié)為三個(gè)PN結(jié)。以實(shí)現(xiàn)與功能。 中間級由V2、R2和V6、RB、RC組成。V2集電極和發(fā)射極輸出的信

9、號，分別驅(qū)動(dòng)V3和V5。 輸出級由V3、V4、R4、R5和V4組成。電路的結(jié)構(gòu)能提高了電路帶負(fù)載的能力。 2TTL與非門的工作原理 3TTL與非門的主要參數(shù) (1)工作速度: 為了提高開關(guān)速度，電路采用了抗飽和三極管和有源泄放電路。 抗飽和三極管:三極管飽和越深，其工作速度越慢。因此，要提高電路的工作速度，就必須設(shè)法使三極管工作在淺飽和狀態(tài)。 有源泄放電路：由V6、RB和RC組成，低阻通路加速了V5的截止，從而縮短了關(guān)閉時(shí)間。 (2)電壓傳輸特性和噪聲容限: 當(dāng)0ui0.8V時(shí)，V2和V5截止，V2集電極電壓uC2為高電平，V3和V4導(dǎo)通，輸出u0為高電平，如圖AB段所示。這時(shí)與非門工作在截止

10、區(qū)。 當(dāng)0.8Vui1.1時(shí)，V2和V5飽和導(dǎo)通，輸出電壓uO為低電平 ，它不再隨輸入uI的增加而變化，如圖CD段所示。這時(shí)與非門工作在飽和區(qū)。 關(guān)門電平 : 在保證輸出為標(biāo)準(zhǔn)高電平時(shí)，允許輸入低電平的最大值稱為關(guān)門電平，用UOFF表示。UOFF1.0V。 開門電平 : 在保證輸出為標(biāo)準(zhǔn)低電平時(shí)，允許輸入高電平的最小值稱為開門電平，用UON表示。UON1.2V。 閾值電壓 : 工作在電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)對應(yīng)的輸入電壓稱為閾值電壓，又稱門檻電平，用UTH表示。 輸入噪聲容限 : 當(dāng)輸入低電平信號上疊加了正向噪聲（干擾）電壓而上升時(shí)，只要不大于關(guān)門電平，輸出的高電平不會(huì)小于標(biāo)準(zhǔn)高電平。同樣，當(dāng)輸

11、入的高電平信號上疊加了負(fù)向噪聲（干擾）電壓而下降時(shí)，只要不小于開門電平，則輸出的低電平也不會(huì)立刻上升。在輸入信號上疊加的噪聲電壓只要不超過允許值，就不會(huì)影響電路的正常邏輯功能，這個(gè)允許值稱為噪聲容限。電路的噪聲容限越大，其抗干擾能力就越強(qiáng)。 4輸入負(fù)載特性： 在實(shí)際工作中，經(jīng)常會(huì)遇到在門電路輸入端與地之間接入一個(gè)電阻R1的情況，等效電路如圖所示。當(dāng)uI上升到1.1時(shí)，V1的基極電壓被鉗位在1.8V上，V2和V5導(dǎo)通，輸出uO為低電平UOL，此后，uI不再隨R1的增大而升高。uI隨R1變化的曲線如圖所示。 5輸出負(fù)載特性： 帶灌電流負(fù)載特性:與非門輸出uO為低電平時(shí)，帶灌電流負(fù)載。當(dāng)輸入都為高電

12、平時(shí)，與非門的V2、V5飽和導(dǎo)通，輸出uO為低電平UOL，這時(shí)，各個(gè)外接負(fù)載門的輸入低電平電流都流入（即灌入）V5的集電極，形成了輸出低電平電流。當(dāng)外接負(fù)載門的個(gè)數(shù)增加時(shí)，流入V5集電極的電流隨之增大，輸出低電平稍有上升，只要不超過輸出低電平允許的上限值，與非門的正常邏輯功能就不會(huì)被破壞。設(shè)與非門輸出低電平時(shí)，允許V5最大集電極電流為OL（max），每個(gè)負(fù)載門輸入低電平電流為IL時(shí)，則輸出端外接灌電流負(fù)載門的個(gè)數(shù)NOL為。NOLIOL（max）/IIL 帶拉電流負(fù)載特性：當(dāng)輸入有低電平時(shí)，V5截止、V4導(dǎo)通，輸出uO為高電平UOH。這時(shí)，與非門輸出高電平電流從輸出端流向各個(gè)外接負(fù)載門。當(dāng)外接負(fù)

13、載門的個(gè)數(shù)增多時(shí)，被拉出的電流增大，與非門輸出的高電平隨之下降，只要不超過允許的高電平下限值UOH（min），與非門的正常邏輯功能就不會(huì)被破壞。設(shè)與非門輸出高電平允許的最大電流為IOH（max），每個(gè)負(fù)載門輸入高電平電流為IIH，則輸出端外接拉電流負(fù)載門的個(gè)數(shù)NOH為。NOHIOH（max）/IIH 6傳輸延遲時(shí)間： 在TTL與非門中，由于 器件內(nèi)部的原因，當(dāng)輸入電壓UI為一個(gè)矩形脈沖時(shí)，輸出電壓UO的脈沖波形比輸入波形延遲了一定的時(shí)間。輸出電壓UO的波形滯后于輸入電壓UI波形的時(shí)間稱作傳輸延遲時(shí)間。從輸入電壓UI波形上升沿0.5UIm到輸出電壓下降沿0.5UOm之間的時(shí)間，稱作導(dǎo)通延遲時(shí)間，

14、用tPHL表示。從輸入電壓UI下降沿0.5UIm處到輸出電壓UO上升沿0.5UOm之間的時(shí)間稱作截止延遲時(shí)間，用tPLH表示。平均延遲時(shí)間tpd為tPHL和tPLH的平均值。 tpd=(tPHL+tPLH)/2 二、低功耗肖特基系列 一個(gè)性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點(diǎn)，然而這兩者是很難兼顧的，其間存在著一定的矛盾。為了能全面衡量門電路的品質(zhì)，常用功耗P和平均傳輸延遲時(shí)間tpd的乘積來評價(jià)門電路綜合性能的優(yōu)劣，簡稱功耗延遲積，用M表示：MPtpd 。M又稱品質(zhì)因數(shù)，其值越小，說明電路的綜合性能越好。 CT74LS系列集成電路為低功耗肖特基系列，它的主要特點(diǎn)是：功耗低、工作速度高。

15、 三、其他功能的TTL門電路 TTL集成邏輯門電路除與非門外，常用的還有集電極開路與非門、或非門、與或非門、三態(tài)門和異或門等，它們的邏輯功能雖各不相同，但都是在與非門的基礎(chǔ)上發(fā)展起來的。因此，前面討論的與非門的特性對這些門電路同樣適用。 1集電極開路與非門（OC門）OC門的工作原理 OC門工作時(shí)需要在輸出端Y和電源VCC之間外接一個(gè)上拉負(fù)載電阻RL。 工作原理如下：當(dāng)輸入A、B、C都為高電平時(shí)，V2和V5飽和導(dǎo)通，輸出低電平；當(dāng)輸入A、B、C中有低電平時(shí)，V2和V5截止，輸出高電平。因此，OC門具有與非功能，其邏輯表達(dá)式為： OC門的應(yīng)用實(shí)現(xiàn)線與 右圖為由兩個(gè)OC與非門輸出端相連后經(jīng)電阻RL接

16、電源VCC的電路。 只有Y1和Y2都為高電平1時(shí)，輸出Y才為高電平1，否則，輸出Y為低電平0，這種連接方式稱為線與，在邏輯圖輸出線連接處用矩形框表示。驅(qū)動(dòng)顯示器 該電路只有在輸入都為高電平時(shí)，輸出才為低電平，發(fā)光二極管導(dǎo)通發(fā)光，否則，輸出高電平，發(fā)光二極管熄滅。 OC門還常用來驅(qū)動(dòng)繼電器電路。實(shí)現(xiàn)電平轉(zhuǎn)換 輸入A、B的信號來自TTL與非門的輸出電平。它輸出的高電平可以適應(yīng)下一級電路對高電平的要求，輸出的低電平仍為0.3V。 2、與或非門 和與非門相比，與或非門增加了一個(gè)和V1、V2、R1電路結(jié)構(gòu)完全相同的由V1、V2、R1組成的電路，且V2和V2的集電極和發(fā)射極分別連在一起。這樣，當(dāng)輸入A、B

17、、C或D、E、F全為高電平1時(shí)，V2或V2和V5飽和導(dǎo)通，V4截止，輸出Y為低電平0；只有當(dāng)輸入A、B、C和D、E、F中同時(shí)都有低電平0時(shí)，V2和V2同時(shí)截止，使V5也截止，V4導(dǎo)通，輸出Y才為高電平1。因此，該電路具有與或非功能，故稱為與或非門。其邏輯表達(dá)式為: 3、三態(tài)輸出門工作原理 三態(tài)輸出門是指不僅可輸出高電平、低電平兩個(gè)狀態(tài)，而且輸出還可呈高阻狀態(tài)的門電路。 當(dāng)時(shí)，G輸出P=1，VD截止，輸出，三態(tài)門處于工作狀態(tài)。這時(shí)稱低電平有效。 當(dāng)時(shí)，G輸出P=0，即uP0.3V，這一方面使VD導(dǎo)通，uC2uPUVD1V，V4截止，另一方面uB1uPuBE11V，使V2和V5截止，這時(shí)，從輸出端

18、Y看進(jìn)去，對地和對電源VCC都相當(dāng)于開路，輸出呈現(xiàn)高阻。 在三態(tài)門輸出呈高阻狀態(tài)時(shí)，它既不像輸出0狀態(tài)那樣允許負(fù)載灌入電流，也不像輸出狀態(tài)那樣向負(fù)載提供電流，它實(shí)際上是一種懸浮狀態(tài)。 如將圖中的非門去掉，則使能端時(shí)，三態(tài)門工作，；時(shí)，輸出呈現(xiàn)高阻，這時(shí)稱高電平有效。三態(tài)輸出門的應(yīng)用用三態(tài)輸出門構(gòu)成單向總線 當(dāng)EN1、EN2、EN3輪流為高電平1，且任何時(shí)刻只能有一個(gè)三態(tài)輸出門工作時(shí)，則輸入信號A1B1、A2B2、A3B3輪流以與非關(guān)系將信號送到總線上，而其它三態(tài)輸出門由于EN=0而處于高阻狀態(tài)。用三態(tài)輸出門構(gòu)成雙向總線 當(dāng)EN=1時(shí)，G2輸出呈高阻態(tài)，G1工作，輸入數(shù)據(jù)D0經(jīng)G1反相后送到總線

19、上；當(dāng)EN=0時(shí)，G1輸出呈高阻態(tài)，G2工作，總線上的數(shù)據(jù)D1經(jīng)G2反相后輸出D1?？梢姡ㄟ^EN的不同取值可控制數(shù)據(jù)的雙向傳輸。 四、TTL數(shù)字集成電路 系列 1CT54系列和CT74系列之對比參數(shù)CT54系列CT74系列最小一般最大最小一般最大電源電壓/V4.55.05.54.755.05.25工作溫度/-552512502570 2集成邏輯門電路的子系列CT74標(biāo)準(zhǔn)系列 它與CT1000系列相對應(yīng)，又稱標(biāo)準(zhǔn)TTL系列，為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。由于電路中三極管的基極驅(qū)動(dòng)電流過大，它們都工作在深飽和狀態(tài)，因此，工作速度不高，其平均傳輸延遲時(shí)間為10ns/門，平均功耗約為

20、10mW/門。CT74H高速系列 它與CT2000系列相對應(yīng)，又稱HTTL系列，它為CT74標(biāo)準(zhǔn)系列的改進(jìn)型產(chǎn)品。和CT74標(biāo)準(zhǔn)系列相比，電路結(jié)構(gòu)上主要作了兩點(diǎn)改進(jìn)：輸出級采用了達(dá)林頓結(jié)構(gòu)；大幅度地降低了電路中電阻的阻值。從而提高了工作速度和負(fù)載能力。但電路的平均功耗增加了。該系列的平均傳輸延遲時(shí)間為6ns/門，平均功耗約為22mW/門。CT74L低功耗系列 又稱LTTL系列，電路中電阻的阻值很大，因此，電路的平均功耗很小，約為1mW/門，但平均傳輸延遲時(shí)間較長，約為33ns/門。CT74S肖特基系列 它與CT3000系列相對應(yīng)，又稱STTL系列。由于電路中采用了抗飽和三極管，有效地降低了三極

21、管的飽和深度，同時(shí)，電阻的阻值也不大，從而提高了電路的工作速度，其平均傳輸延遲時(shí)間縮短為3ns/門，在TTL各子系列中，它的工作速度是很高的，但電路的平均功耗較大，約為19mW/門。CT74LS低功耗肖特基系列 它與CT4000系列相對應(yīng)，又稱LSTTL系列。一方面電路中采用了抗飽和三極管和肖特基勢壘二極管來提高工作速度；另一方面通過加大電路中電阻的阻值降低電路的功耗，從而達(dá)到電路既有較高的工作速度，又有較低的平均功耗。其平均傳輸延遲時(shí)間為9.5ns/門，平均功耗約為2mW/門。CT74AS先進(jìn)肖特基系列 又稱ASTTL系列，它是CT74S系列的后繼產(chǎn)品，其電路結(jié)構(gòu)和CT74S系列基本相同。由

22、于電路中電阻的阻值很低，因此，提高了工作速度，其平均傳輸延遲時(shí)間為1.5ns/門，但平均功耗較大，約為8mW/門。CT74ALS先進(jìn)低功耗肖特基系列 又稱ALSTTL系列，它是CT74LS系列的后繼產(chǎn)品。電路中采用了較高的電阻阻值，并通過改進(jìn)生產(chǎn)工藝和縮小內(nèi)部器件的尺寸，降低了電路的平均功耗、提高了工作速度，其平均傳輸延遲時(shí)間約為4ns/門，平均功耗約為1mW/門。 五、TTL集成邏輯門的使用注意事項(xiàng)電源電壓及電源干擾的消除 電源電壓的變化對54系列應(yīng)滿足5V(110)、對74系列應(yīng)滿足5V(15)的要求，電源的正極和地線不可接錯(cuò)。為了防止外來干擾通過電源串入電路，需要對電源進(jìn)行濾波，通常在印

23、制電路板的電源輸入端接入10100F的電容進(jìn)行濾波，在印制電路板上，每隔68個(gè)門加接一個(gè)0.010.1F的電容對高頻進(jìn)行濾波。輸出端的連接 具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接接地。使用時(shí)，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。三態(tài)輸出門的輸出端可并聯(lián)使用，但在同一時(shí)刻只能有一個(gè)門工作，其它門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。閑置輸入端的處理 TTL集成門電路使用時(shí)，對于閑置輸入端（不用的輸入端）一般不懸空，主要是防止干擾信號從懸空輸入端引入電路。對于閑置輸入端的處理以不改變電路

24、邏輯狀態(tài)及工作穩(wěn)定為原則。常用的方法有以下幾種： ()與非門的閑置輸入端可直接接電源電壓VCC，或通過110k的電阻接電源VCC。 （2）如前級驅(qū)動(dòng)能力允許時(shí)，可將閑置輸入端與有用輸入端并聯(lián)使用。 （3）在外界干擾很小時(shí)，與非門的閑置輸入端可以剪斷或懸空，但不允許接開路長線，以免引入干擾而產(chǎn)生邏輯錯(cuò)誤。 （4）或非門不使用的閑置輸入端應(yīng)接地，對與或非門中不使用的與門至少有一個(gè)輸入端接地。電路安裝接線和焊接應(yīng)注意的問題 （1）連線要盡量短，最好用絞合線。 （2）整體接地要好，地線要粗、短。 （3）焊接的烙鐵最好不大于25W，使用中性焊劑，如松香酒精溶液，不可使用焊油。 （4）由于集成電路外引線間

25、距離很近，焊接時(shí)焊點(diǎn)要小，不得將相鄰引線短路，焊接時(shí)間要短。 （5）印制電路板焊接完畢后，不得浸泡在有機(jī)溶液中清洗，只能用少量酒精擦去外引線上的助焊劑和污垢。調(diào)試中應(yīng)注意的問題 （1）對CT54/CT74和CT54H/CT74H系列的TTL電路，輸出的高電平不小于2.4V，輸出低電平不大于0.4V。對CT54S/CT74S和CT54LS/CT74LS系列的TTL電路，輸出的高電平不小于2.7V，輸出的低電平不大于0.5V。上述4個(gè)系列輸入的高電平不小于2.4V，低電平不大于0.8V。 （2)當(dāng)輸出高電平時(shí)，輸出端不能碰地，輸出低電平時(shí)，輸出端不能碰電源VCC5V，否則輸出管會(huì)燒壞。34 CMO

26、S集成門電路教學(xué)要求 了解CMOS門電路的基本組成。 了解CMOS門電路的特點(diǎn) 解CMOS門電路的種類 CMOS集成邏輯門電路是互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)管門電路的簡稱。它是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對稱MOS門電路。國產(chǎn)CMOS數(shù)字集成電路主要有4000系列和高速系列。高速CMOS電路主要有CC54HC/CC74HC和CC54HCT/CC74HCT兩個(gè)子系列。與TTL數(shù)字集成電路相比，CMOS電路的突出優(yōu)點(diǎn)是微功耗、高抗干擾能力。因此，它在中、大規(guī)模數(shù)字集成電路中有著廣泛的應(yīng)用。 一、MOS管介紹CMOS反相器由增強(qiáng)型NMOS管和增強(qiáng)型PMOS管組成，它們在數(shù)字電路中工作

27、在開關(guān)狀態(tài)。 NMOS管的開啟電壓用UGS（TH）N表示，為正值，當(dāng) UGSNUGS(TH)N 時(shí)NMOS管 導(dǎo)通。UGSNUGS(TH)P 時(shí)PMOS管導(dǎo)通。UGSNUGS（h）+NUGS(th)P，且UGS(th)N=UGS(th)P。 當(dāng)uI=UIL=0V時(shí)，uGSN0VUGS(th)P，VP導(dǎo)通，輸出uOUOHVDD。 當(dāng)uI=UIHVDD時(shí)，uGSN=VDDUGS(th)N，VN導(dǎo)通。uGSP=VDD-VDD=0VUGS(th)P，VP截止，所以輸出uOUOL0V。2、 CMOS與非門 兩個(gè)串聯(lián)的增強(qiáng)型NMOS管VN1和VN2為驅(qū)動(dòng)管， 兩個(gè)并聯(lián)的增強(qiáng)型PMOS管VP1和VP2為負(fù)載

28、管。 當(dāng)輸入A=B=0V時(shí)，VN1和VN2都截止，VP1和VP2同時(shí)導(dǎo)通，輸出Y=1。 當(dāng)輸入A=0、B=1時(shí)，VN1截止，VP1導(dǎo)通，輸出Y=1 當(dāng)輸入A=1、B=0時(shí)，VN2截止，VP2導(dǎo)通、輸出Y=1 當(dāng)輸入A=B=1時(shí)，VN1和VN2同時(shí)導(dǎo)通，而VP1和VP2都截止，這時(shí)輸出Y=0。3、CMOS或非門兩個(gè)并聯(lián)的增強(qiáng)型NMOS管VN1和VN2為驅(qū)動(dòng)管，兩個(gè)串聯(lián)的增強(qiáng)型PMOS管VP1和VP2為負(fù)載管。當(dāng)輸入A、B中有高電平1時(shí)，則接高電平的驅(qū)動(dòng)管導(dǎo)通，輸出Y為低電平0；只有當(dāng)輸入A、B都為低電平0時(shí)，驅(qū)動(dòng)管VN1和VN2都截止 ，負(fù)載管VP1和VP2同時(shí)導(dǎo)通，輸出Y為高電平1。 4、CM

29、OS漏極開路與非門（OD門） 該電路具有與非功能，YAB。當(dāng)輸出低電平UOL0.5V時(shí)，它可吸收50mA的灌電流。它還可用作電平轉(zhuǎn)換。 當(dāng)輸入A、B都為高電平UIHVDD1時(shí)，輸出Y為低電平UOL0V；當(dāng)輸入A、B中有低電平UIL0V時(shí)，輸出Y為高電平UOHVDD2。可見，該電路可將VDD10V的輸入電壓轉(zhuǎn)換為0VVDD2的輸出電壓，從而實(shí)現(xiàn)了電平轉(zhuǎn)換。5、CMOS傳輸門 將兩個(gè)參數(shù)對稱一致的增強(qiáng)型NMOS管VN和PMOS管VP并聯(lián)可構(gòu)成CMOS傳輸門。 當(dāng)控制電壓為VDD時(shí)，VN導(dǎo)通，u0uI；如UGS（th）PuIVDD時(shí)，VP導(dǎo)通，輸出uOuI。因此，輸入uI在0VDD范圍變化時(shí)，VN和

30、VP中至少有一管導(dǎo)通，輸出和輸入之間呈現(xiàn)低阻，這時(shí)相當(dāng)于開關(guān)閉合，使輸入電壓uI傳輸?shù)捷敵龆?，即uOuI。這時(shí)稱傳輸門開通。 當(dāng)控制電壓C=0V、/C=VDD，且輸入uI在0VDD間變化時(shí)，VN和VP都截止，輸出和輸入之間呈現(xiàn)高阻，相當(dāng)于開關(guān)斷開，輸入uI不能傳輸?shù)捷敵龆?，這時(shí)稱傳輸門關(guān)閉。 6、CMOS三態(tài)輸出門 當(dāng)EN0時(shí)，VP2和VN2導(dǎo)通，VN1和VP1組成的CMOS反相器工作，所以，Y=A。 當(dāng)EN1時(shí)，VP2和VN2截止，輸出Y對地和對電源VDD都呈現(xiàn)高阻。 三、高速CMOS門電路介紹 與TTL門電路相比，CMOS4000系列電路雖具有功耗低、集成度高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，但由于其

31、工作速度低、負(fù)載能力差，使它的使用范圍受到較大限制。因此，提高CMOS門電路的開關(guān)速度和負(fù)載能力就顯得十分重要。 MOS管存在較大的極間電容，這是開關(guān)速度不高的根本原因。因此，要提高M(jìn)OS管的開關(guān)速度就必須設(shè)法減小MOS管的極間電容。為此，需要減少M(fèi)OS管的導(dǎo)電溝道長度、縮小MOS管的幾何尺寸，這樣，不但減少了極間電容，提高了開關(guān)速度，而且還進(jìn)一步降低了電路的功耗。 為了提高CMOS門電路的負(fù)載能力，需要提高M(jìn)OS管的漏極電流。其方法是縮短MOS管的導(dǎo)電溝道長度、加大導(dǎo)電溝道的寬度。由于制造工藝水平的不斷提高，其平均傳輸延遲時(shí)間可做到小于10ns/門，它遠(yuǎn)比CC4000系列門電路的小，現(xiàn)已達(dá)到

32、CT54LS/CT74LS系列門電路的水平。 高速CMOS電路又稱HCMOS電路，目前主要有CC54HCCC74HC和CC54HCT/CC74HCT兩個(gè)子系列，它們的邏輯功能、外引線排列與同型號（主要是最后幾位數(shù)字相同）的TTL電路CT54LS和CT74LS系列相同。如HCMOS電路CC74HC00、CC74HCT00和TTL電路CT74S00、CT74LS00等都為四2輸入與非門，它們的外引線排列也相同。這為HCMOS電路替代CT54LS/CT74LS系列提供了方便。 CC54LCCC74LC系列的工作電壓為26V，輸入電平特性與CMOS4000系列相仿。如電源電壓取5V時(shí)，輸出高低電平與T

33、TL電路兼容。 CC54HCTCC74HCT中的T表示與TTL電路兼容，其電源電壓為4.55.5V，輸入電平特性與LSTTL相同。 四、數(shù)字集成電路的特點(diǎn)與系列 1CMOS數(shù)字集成電路的特點(diǎn) 與TTL數(shù)字集成電路相比，CMOS數(shù)字集成電路主要有如下特點(diǎn)。 功耗低：CMOS數(shù)字集成電路的靜態(tài)功耗極小，在電源電壓VDD5V時(shí)，門電路的靜態(tài)功耗小于2.55W；中規(guī)模數(shù)字集成電路小于25100W。 工作電源電壓范圍寬: CMOS4000系列的電源電壓為315V，HCMOS電路為26V，這給電路電源電壓的選擇帶來了很大方便。 噪聲容限大: CMOS數(shù)字集成電路的噪聲容限最大可達(dá)電源電壓的45，最小不低于

34、電源電壓的30，而且隨著電壓的提高而增大。因此，它的噪聲容限比TTL電路大得多。 邏輯擺幅大: CMOS數(shù)字集成電路輸出的高電平接近電源電壓VDD，輸出的低電平又近于0V。因此，輸出邏輯電平幅度的變化接近電源電壓VDD。電源的電壓越高，邏輯擺幅越大。 輸入阻抗高: 在正常工作電源電壓范圍內(nèi)，輸入阻抗可達(dá)幾億歐。因此，其驅(qū)動(dòng)功率極小，可忽略不計(jì)。 扇出系數(shù)大: CMOS4000系列輸出端可帶50個(gè)以上的同類門電路，對于HCMOS電路可帶10個(gè)LSTTL負(fù)載門，如帶同類門電路還可多些。 2CMOS數(shù)字集成電路系列 (1)CMOS4000系列:CMOS4000系列的工作電源電壓范圍為315V。由于具

35、有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點(diǎn)，使用已很普遍。但由于其工作頻率低，最高工作頻率不大于5MHz，驅(qū)動(dòng)能力差，門電路的輸出電流約為0.51mA/門，使CMOS4000系列的使用受到一定的限制。 (2)高速CMOS電路系列:高速CMOS電路主要有54系列和74系列兩大類，它們的主要差別是工作溫度的不同。HCMOS電路54系列和74系列工作溫度的對比參數(shù)54系列74系列最小一般最大最小一般最大工作溫度/攝氏度-5525125-402585 五、集成門電路的使用注意事項(xiàng) 1 電源電壓： CMOS電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久性失效。 CC4000系列的電源電壓可在315V的

36、范圍內(nèi)選擇，但最大不允許超過極限值18V。電源電壓選擇得越高，抗干擾能力也越強(qiáng)。 高速CMOS電路中HC系列的電源電壓在26V的范圍內(nèi)選用，HCT系列的電源電壓在4.55.5的范圍內(nèi)選用。但最大不允許超過極限值7V。 在進(jìn)行CMOS電路實(shí)驗(yàn)或?qū)MOS數(shù)字系統(tǒng)進(jìn)行調(diào)試、測量時(shí)，應(yīng)先接入直流電源，后接信號源；使用結(jié)束時(shí)，應(yīng)先關(guān)信號源，后關(guān)直流電源。 2閑置輸入端的處理： 閑置輸入端不允許懸空。 對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門，閑置輸入端應(yīng)接地或低電平。 閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增大輸入電容，從而使電路的工作速度下降。但在工作速度很低的情況下

37、，允許輸入端并聯(lián)使用。 3輸出端的連接 輸出端不允許直接與電源VDD或與地（VSS）相連。因?yàn)殡娐返妮敵黾壨ǔ镃MOS反相器結(jié)構(gòu)，這會(huì)使輸出級的NMOS管或PMOS管可能因電流過大而損壞。 為提高電路的驅(qū)動(dòng)能力，可將集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。 當(dāng)CMOS電路輸出端接大容量的負(fù)載電容時(shí)，流過管子的電流很大，可能使管子損壞。因此，需在輸出端和電容之間串接一個(gè)限流電阻，以保證流過管子的電流不超過允許值。 4其它注意事項(xiàng) 焊接時(shí)，電烙鐵必須接地良好，必要時(shí)可將電烙鐵的電源插頭拔下，利用余熱焊接。 集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。 組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、

38、工作臺(tái)面等有良好的接地。 35集成邏輯門電路的應(yīng)用教學(xué)要求 了解TTL電路和CMOS電路的接口形式 掌握TTL電路和CMOS電路的外接負(fù)載方式 掌握集成邏輯門電路的應(yīng)用 一、TTL電路和CMOS電路的接口 在數(shù)字系統(tǒng)中，經(jīng)常會(huì)遇到TTL電路和CMOS電路相互連接的問題，這就要求驅(qū)動(dòng)電路能為負(fù)載提供符合要求的高電平、低電平和驅(qū)動(dòng)電流。通常采用相應(yīng)的接口電路解決這類問題。 1TTL電路驅(qū)動(dòng)CMOS電路 用TTL電路驅(qū)動(dòng)CMOS電路時(shí)，主要是考慮TTL電路輸出的電平是否符合CMOS電路輸入電平的要求。在電源電壓為5V時(shí)，CT74S和CT74LS系列TTL電路輸出的高電平UOH都為2.7V，而CMOS

39、4000系列和CC74HC系列的輸入高電平UIH都為3.5V，這使它們之間的接口產(chǎn)生了問題。解決TTL電路驅(qū)動(dòng)CMOS電路接口問題的方法 所用電源電壓相同 時(shí)的連接方式：所用電源電壓不同時(shí) 的連接方式：TTL電路各系列和CMOS電路接口時(shí)對應(yīng)的RU值CT74CT74LCT74HCT74SCT74LSRU（min)3901500270270820RU（min)4.7274.74.712 2CMOS電路驅(qū)動(dòng)TTL電路 CMOS4000系列驅(qū)動(dòng)TTL電路：將同一芯片上的多個(gè)CMOS門電路并聯(lián)。 在CMOS電路輸出端和TTL電路輸入端之間接入CMOS驅(qū)動(dòng)器。高速CMOS電路驅(qū)動(dòng)TTL電路： 當(dāng)高速CM

40、OS電路和TTL電路的電源電壓VDDVCC5V時(shí)，CC74HC和CC74HCT系列的輸出端和TTL電路的輸入端可直接相連。 二、TTL電路和CMOS電路的外接負(fù)載 用TTL門電路驅(qū)動(dòng)發(fā)光二極管的電路，也可用OC門驅(qū)動(dòng)發(fā)光二極管。 用TTL門電路驅(qū)動(dòng)5V低壓繼電器，線圈并聯(lián)的二極管可消除過電壓，起保護(hù)作用。 用CMOS門或TTL門驅(qū)動(dòng)大電流負(fù)載的，V2為大功率管。如負(fù)載電流不大時(shí)，則V1和V2可用一個(gè)小功率三極管代替。 三、集成邏輯門電路的應(yīng)用 例1： 例2、有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測器。為了防止誤報(bào)警，只有當(dāng)其中兩種或三種探測器發(fā)出探測信號時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警信號，試用與非門設(shè)計(jì)產(chǎn)生報(bào)警信號的電路。 解：（1）分析設(shè)計(jì)要求，進(jìn)行邏輯抽象： 設(shè)溫感、煙感和紫外光感三種探測器的輸出信號用A、B、C表示，作為報(bào)警信號電路的輸入，有火災(zāi)探測信號時(shí)用1表示，沒有時(shí)用0表示。報(bào)警信號電路的輸出用Y表示，有報(bào)警信號時(shí)用1表示，沒有時(shí)用0表示。 （2）建立真值表：輸 入輸 出A BCY00000010010001111000101111011111 （3）提取結(jié)果為1的最小項(xiàng)，得： （4）畫出卡諾圖： （5）得表