建立時(shí)間和保持時(shí)間

1、 建立時(shí)間和保持時(shí)間2008年05月23日 星期五 11:57 建立時(shí)間（setup time）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器；保持時(shí)間（hold time）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間， 如果保持時(shí)間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。 如圖1 。 數(shù)據(jù)穩(wěn)定傳輸必須滿足建立和保持時(shí)間的要求，當(dāng)然在一些情況下，建立時(shí)間和保持時(shí)間的值可以為零。關(guān)于建立時(shí)間、保持時(shí)間的討論2007-09-28 16:09時(shí)鐘周期為T,觸發(fā)器D1的時(shí)鐘沿到來到觸發(fā)器Q變化的時(shí)間Tco（CLK-Q）最

2、大為T1max,最小為T1min,邏輯組合電路的延遲時(shí)間最大為T2max，最小為T2min，問觸發(fā)器D2的建立時(shí)間和保持時(shí)間。最終答案：T3setup ， T3hold maxbird： D2的保持時(shí)間就是時(shí)鐘沿到來之后,D2的數(shù)據(jù)輸入端要保持?jǐn)?shù)據(jù)不變的時(shí)間,這個(gè)時(shí)間是由D1和D2之間的組合邏輯時(shí)延決定的。例如:假設(shè)D1和D2之間的組合邏輯時(shí)延為2ns,時(shí)鐘周期為10ns,這意味著在時(shí)鐘沿來到后，D1輸出的新數(shù)據(jù)要過2ns才會(huì)到達(dá)D2的數(shù)據(jù)輸入端，那么在這2ns內(nèi)，D2的數(shù)據(jù)輸入端保持的還是上一次的舊數(shù)據(jù)，其值不會(huì)立即更新，假設(shè)D2的最小保持時(shí)間為3ns,這意味時(shí)鐘沿到來后，D2的數(shù)據(jù)輸入端的

3、值在3ns內(nèi)不能有變化，回到問題的關(guān)鍵，由于D1在時(shí)鐘沿到來后的輸出結(jié)果，經(jīng)過2ns的組合邏輯延時(shí)便到達(dá)了D2的輸入端，而D2要求在時(shí)鐘沿到來后的3ns內(nèi)其輸入端的值不能改變，這樣D2的保持時(shí)間就得不到滿足，所以D2的保持時(shí)間必須小于等于2ns。 至于說T2min為0時(shí)的情況，其實(shí)T2min是永遠(yuǎn)不能為0的，即使是一根導(dǎo)線其時(shí)延也是不可能為0的，這就是為什么移位寄存器的兩個(gè)觸發(fā)器之間連的只是一根導(dǎo)線，導(dǎo)線后端觸發(fā)器的保持時(shí)間卻還是可以滿足的原因，其實(shí)移位寄存器中觸發(fā)器的保持時(shí)間可以看成是小于等于其間導(dǎo)線的時(shí)延。建立時(shí)間：觸發(fā)器在時(shí)鐘沿來到前，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不變的時(shí)間;保持時(shí)間：觸發(fā)

4、器在時(shí)鐘沿來到后，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不變的時(shí)間。如下圖：因?yàn)橛|發(fā)器內(nèi)部數(shù)據(jù)的形成是需要一定的時(shí)間的，如果不滿足建立和保持時(shí)間，觸發(fā)器將進(jìn)入亞穩(wěn)態(tài)，進(jìn)入亞穩(wěn)態(tài)后觸發(fā)器的輸出將不穩(wěn)定，在0和1之間變化，這時(shí)需要經(jīng)過一個(gè)恢復(fù)時(shí)間，其輸出才能穩(wěn)定，但穩(wěn)定后的值并不一定是你的輸入值。這就是為什么要用兩級(jí)觸發(fā)器來同步異步輸入信號(hào)。這樣做可以防止由于異步輸入信號(hào)對(duì)于本級(jí)時(shí)鐘可能不滿足建立保持時(shí)間而使本級(jí)觸發(fā)器產(chǎn)生的亞穩(wěn)態(tài)傳播到后面邏輯中，導(dǎo)致亞穩(wěn)態(tài)的傳播。兩級(jí)觸發(fā)器可防止亞穩(wěn)態(tài)傳播的原理：假設(shè)第一級(jí)觸發(fā)器的輸入不滿足其建立保持時(shí)間，它在第一個(gè)脈沖沿到來后輸出的數(shù)據(jù)就為亞穩(wěn)態(tài)，那么在下一個(gè)脈沖沿到來之

5、前，其輸出的亞穩(wěn)態(tài)數(shù)據(jù)在一段恢復(fù)時(shí)間后必須穩(wěn)定下來，而且穩(wěn)定的數(shù)據(jù)必須滿足第二級(jí)觸發(fā)器的建立時(shí)間，如果都滿足了，在下一個(gè)脈沖沿到來時(shí)，第二級(jí)觸發(fā)器將不會(huì)出現(xiàn)亞穩(wěn)態(tài)，因?yàn)槠漭斎攵说臄?shù)據(jù)滿足其建立保持時(shí)間。同步器有效的條件：第一級(jí)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)后的恢復(fù)時(shí)間 + 第二級(jí)觸發(fā)器的建立時(shí)間 < = 時(shí)鐘周期。 （編者注：maxbird在該部分詳細(xì)說明了建立時(shí)間和保持時(shí)間的概念，以及如果不滿足二者可能導(dǎo)致的亞穩(wěn)態(tài)的傳播。注意這里說的建立時(shí)間和保持時(shí)間都是針對(duì)時(shí)鐘而言的，在進(jìn)行時(shí)序約束時(shí)所指的就是這種，而很多網(wǎng)友以前學(xué)習(xí)的建立時(shí)間保持時(shí)間的概念是針對(duì)信號(hào)而言的，所指的對(duì)象不同，分析出來的結(jié)論完全相反，一定注意不要混淆。）lh1688： 不考慮CLOCK SKEW情況下。D2的建立時(shí)間要求：Tco1T1(logic delayTsetup2 < Tc（CLOCK 周期 。那么 Tsetup2 < Tc（